虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Verilog-<b>hDl</b>

  • TKS仿真器B系列快速入门

    TKS仿真器B系列快速入门

    标签: TKS 仿真器 快速入门

    上传时间: 2013-10-31

    上传用户:aix008

  • Verilog HDL入门的教材

    本书是介绍Verilog HDL入门的教材,希望对各位朋友有用

    标签: Verilog HDL 教材

    上传时间: 2015-01-01

    上传用户:gtzj

  • Verilog HDL黑金资料

    Verilog HDL 黑金资料

    标签: Verilog HDL

    上传时间: 2013-10-31

    上传用户:xy@1314

  • Verilog HDL 数字设计教程(贺敬凯)

      Verilog HDL 数字设计教程【作者:贺敬凯;出版社:西安电子科技大学出版社】(本资料为ppt)   内容简介:介绍了Verilog HDL语言,状态机设计,仿真,还有好几个可综合设计的举例,除了常见的,还有空调控制器的设计,饮料自动售卖机的设计,AD采样控制电路等。   第1章 Verilog HDL数字设计综述   第2章 Verilog HDL基本概念   第3章 Verilog HDL常用建模方法   第4章 Verilog HDL常用电路设计   第5章 同步有限状态机设计   第6章 Verilog HDL仿真技术   第7章 Verilog HDL可综合设计举例   第8章 CPU结构及其设计

    标签: Verilog HDL 数字设计 教程

    上传时间: 2015-01-01

    上传用户:yare

  • 设计与验证Verilog HDL(吴继华)

      设计与验证Verilog HDL【作者:王诚、吴继华;出版社:人民邮电出版社】   本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章,第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等。

    标签: Verilog HDL

    上传时间: 2013-11-19

    上传用户:bjgaofei

  • Verilog HDL 华为入门教程

    Verilog HDL 华为入门教程

    标签: Verilog HDL 华为 入门教程

    上传时间: 2013-10-31

    上传用户:sc965382896

  • Verilog HDL程序设计教程

    Verilog HDL程序设计教程

    标签: Verilog HDL 程序设计 教程

    上传时间: 2013-11-06

    上传用户:hakim

  • Verilog HDL实现I2C功能

    用Verilog HDL实现I2C总线功能

    标签: Verilog HDL I2C

    上传时间: 2013-11-05

    上传用户:sssl

  • 《Verilog HDL程序设计与应用》

    《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧,对于每个知识点都按照开门见山、自顶向下的方式来组织内容,在介绍相关知识点之前,先告诉读者其出现的背景、本质特征以及应用场景,让读者不仅掌握基本语法,还能够获得深层次理解。从结构上讲,《Verilog HDL程序设计与实践》以Verilog HDL的各方面开发为主线,遵照硬件应用系统开发的基本步骤和思路进行详细讲解,并穿插介绍ISE开发工具的操作技巧与注意事项,具备很强的可读性、指导性和实用性。

    标签: Verilog HDL 程序设计

    上传时间: 2013-11-21

    上传用户:silenthink

  • 基于Verilog HDL设计的多功能数字钟

    本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后,可应用于实际的数字钟显示中。 关键词:Verilog HDL;硬件描述语言;FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL;hardware description language;FPGA

    标签: Verilog HDL 多功能 数字

    上传时间: 2013-11-10

    上传用户:hz07104032