Verilog hdl

advanced digital design with the Verilog hdl

advanced digital design with the Verilog hdl

标签： advanced digital verilog design

上传时间： 2013-12-15

上传用户：爺的气质
Verilog hdl实现先进先出栈

Verilog hdl实现先进先出栈，不含测试文件

标签： verilog HDL 栈

上传时间： 2015-08-20

上传用户：rocwangdp
Verilog hdl是一种硬件描述语言

Verilog hdl是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模，想学习的这个资料对你有用。

标签： Verilog HDL 硬件描述语言

上传时间： 2015-09-02

上传用户：zhaoq123
Verilog hdl硬件描述语言

Verilog hdl硬件描述语言，徐振林编著。pdf格式。

标签： Verilog HDL 硬件描述语言

上传时间： 2014-12-04

上传用户：tianyi223
Verilog hdl 编写的PWM

Verilog hdl 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10

标签： verilog HDL PWM 编写

上传时间： 2015-09-05

上传用户：gdgzhym
Verilog hdl硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型

Verilog hdl硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型化.PDF 08行为建模.PDF 09结构建模.PDF 10其它论题.PDF 11验证.PDF 12建模实例.PDF 13语法参考.PDF

标签： HDL Verilog 模型

上传时间： 2013-12-28

上传用户：Andy123456
王金明的Verilog hdl程序集合

王金明的Verilog hdl程序集合，包含各个常用的程序

标签： Verilog HDL 程序

上传时间： 2013-11-26

上传用户：星仔
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　

基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　9.1.4 逻辑框图　　9.1.5 延时模块的详细描述及仿真　　9.1.6 功能模块Verilog-HDL描述的模块化方法　　9.1.7 输入检测模块的详细描述及仿真　　9.1.8 计数模块的详细描述　　9.1.9 可编程单脉冲发生器的系统仿真　　9.1.10 可编程单脉冲发生器的硬件实现　　9.1.11 关于电路设计中常用的几个有关名词

标签： Verilog-HDL 9.1 功能描述

上传时间： 2015-09-16

上传用户：chfanjiang
基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器　　9.2.1 LCD显示单元的工作原理　　9.2.2 显示逻辑设计的思路与流程　　9.

基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器　　9.2.1 LCD显示单元的工作原理　　9.2.2 显示逻辑设计的思路与流程　　9.2.3 LCD显示单元的硬件实现　　9.2.4 可编程单脉冲数据的BCD码化　　9.2.5 task的使用方法　　9.2.6 for循环语句的使用方法　　9.2.7 二进制数转换BCD码的硬件实现　　9.2.8 可编程单脉冲发生器与显示单元的接口　　9.2.9 具有LCD显示单元的可编程单脉冲发生器的硬件实现　　9.2.10 编译指令-"文件包含"处理的使用方法

标签： Verilog-HDL LCD 9.2 显示单元

上传时间： 2014-06-23

上传用户：xc216
基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示　　9.3.1 脉冲计数器的工作原理　　9.3.2 计数模块的设计与实现　　9.3.3 parameter的使用

基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示　　9.3.1 脉冲计数器的工作原理　　9.3.2 计数模块的设计与实现　　9.3.3 parameter的使用方法　　9.3.4 repeat循环语句的使用方法　　9.3.5 系统函数$random的使用方法　　9.3.6 脉冲计数器的Verilog-HDL描述　　9.3.7 特定脉冲序列的发生　　9.3.8 脉冲计数器的硬件实现

标签： Verilog-HDL parameter 9.3 硬件电路

上传时间： 2013-12-14

上传用户：jeffery

Verilog hdl

advanced digital design with the Verilog hdl

Verilog hdl实现先进先出栈

Verilog hdl是一种硬件描述语言

Verilog hdl硬件描述语言

Verilog hdl 编写的PWM

Verilog hdl硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型

王金明的Verilog hdl程序集合

基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述

基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器　　9.2.1 LCD显示单元的工作原理　　9.2.2 显示逻辑设计的思路与流程　　9.

基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示　　9.3.1 脉冲计数器的工作原理　　9.3.2 计数模块的设计与实现　　9.3.3 parameter的使用