用Verilog语言编写，一个8-bit ALU，可以完成按字节的+、-和与、或、非操作
标签： verilog 语言 编写
上传时间： 2013-12-06
上传用户：妄想演绎师
基于cpld的pwm控制设计 采用vhdl.Verilog语言设计 对大家比较有用
标签： verilog cpld vhdl pwm
上传时间： 2014-01-09
上传用户：baiom
这是一个用Verilog语言设计的数字频率及的源代码，上传一下，供大家研究
标签： verilog 语言 数字频率 源代码
上传时间： 2013-12-23
上传用户：tianjinfan
用Verilog语言实现了8BIT编码器.
标签： VERILOG 8BIT 语言 编码器
上传时间： 2016-07-15
上传用户：lgnf
用Verilog语言实现了常用3-8译码器.
标签： VERILOG 语言 译码器
上传时间： 2014-01-19
上传用户：xg262122
用Verilog语言实现了全加器,可综合可仿真通过
标签： VERILOG 语言 全加器 仿真
上传时间： 2013-12-25
上传用户：love1314
用Verilog语言实现了J-K触发器,可综合可仿真通过
标签： VERILOG J-K 语言 触发器
上传时间： 2014-01-25
上传用户：kelimu
这是基于Verilog语言写的，是基于fpga的数字锁相环的设计，用modelsim打开
标签： verilog 语言
上传时间： 2014-01-24
上传用户：yangbo69
Verilog语言在maxII系列芯片上实现iic功能
标签： verilog maxII iic 语言
上传时间： 2013-12-15
上传用户：1583060504
Verilog语言在maxII的cpld芯片上实现ps2功能源代码
标签： verilog maxII cpld ps2
上传时间： 2016-07-27
上传用户：极客
