此程序为串行通信程序,采用verilog语言编写的,经过仿真验证已经通过.
标签: verilog 程序 串行通信 仿真验证
上传时间: 2013-12-23
上传用户:yzy6007
Hynix公司8M byte sdr sdram的verilog语言仿真实现。
标签: verilog Hynix sdram byte
上传时间: 2014-12-04
上传用户:h886166
C++设计模式,一般设计模式都是用C#语言写的,但对于熟悉C++的程序员,看这本资料可以更快的了解设计模式的思想
标签: 设计模式 程序员 语言
上传时间: 2014-01-22
上传用户:大三三
基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码,它是数字基带传输中的一种重要码型,具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的,解决了AMI码在连0码过多时同步提取困难的问题
标签: HDB3 VHDL 语言 编译码器
上传时间: 2015-12-21
上传用户:jeffery
用verilog语言实现DCT编解码 附有DCT的说明
标签: DCT verilog 语言 编解码
上传时间: 2013-11-26
上传用户:change0329
用verilog语言编的正弦波发生器,可以用QuartusII来打开这个源码,也可以转换成VHDL语言
标签: verilog 语言 正弦波发生器
上传时间: 2014-11-27
上传用户:叶山豪
CAN_IPCore CAN协议的IP核源代码 verilog 语言
标签: CAN_IPCore verilog CAN 协议
上传时间: 2016-01-07
上传用户:skhlm
利用verilog实现单片机的反向设计。编程环境为modelsim6.0
标签: modelsim verilog 6.0 单片机
上传时间: 2016-01-11
上传用户:yzhl1988
一种基于C语言的嵌入式系统的设计,供大家参考。
标签: C语言 嵌入式系统
上传时间: 2014-01-06
上传用户:woshini123456
用Verilog语言实现了一个8bit的超前进位加法器,其中包括测试文件。
标签: Verilog 8bit 语言 加法器
上传时间: 2013-12-19
上传用户:alan-ee