基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的Verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签： Verilog-HDL 周期 9.5 脉冲
上传时间： 2015-09-16
上传用户：皇族传媒
基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9.8.3 多个静止汉字显示的设计原理及其硬件实现 9.8.4 单个运动汉字显示的设计原理及其硬件实现 9.8.5 多个运动汉字显示的设计原理及其硬件实现
标签： Verilog-HDL 汉字显示 9.8 256
上传时间： 2013-12-31
上传用户：l254587896
本书是Ruby程序设计语言的参考手册。用Ruby，在写好程序的基础上，你还能提高生产效率，并享受编程过程。 这虽然是一种大胆的观点，但是我相信您会在读完本书之后会同意他们的观点。这是我们的亲身经历。 作为注重实效的程序员，我们尝试了很多种语言，我们用这些工具简化我们的工作，工具确实也能让我们更好的工作。可是此前我们用过的语言一直让我们失望。
上传时间： 2015-09-20
上传用户：mikesering
在quartusII下用verilog语言自己写的IP核，对FPGA开发初学者有帮助的。
上传时间： 2014-01-02
上传用户：qlpqlq
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。
上传时间： 2015-09-27
上传用户：songrui
学习编译原理的实用教程.教程共分7章: 第1章 编译系统概述 第2章 词法分析 第3章 程序设计语言的语法描述 第4章 自上而下的语法分析 第5章 自下而上的语法分析 第6章 语法制导翻译和中间代码生成 第7章 目标代码生成 这7章内容都是清华版电子教案doc格式,并配有所有章节的程序源代码,源代码开发环境为visual c++.
上传时间： 2015-09-28
上传用户：cylnpy
采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来
上传时间： 2013-12-25
上传用户：小鹏
Java语言程序设计-源代码 和课程相对应的提供了一些用于学习理解的代码设计
上传时间： 2015-10-06
上传用户：gtf1207
Java语言程序设计-源代码（第二部分）和课程相对应的提供了一些用于学习理解的代码设计
上传时间： 2015-10-06
上传用户：Zxcvbnm
Java语言程序设计-源代码（第三部分）和课程相对应的提供了一些用于学习理解的代码设计
上传时间： 2014-01-23
上传用户：tfyt
