《模拟工程师 电路设计指导手册 数据转换器》是TI公式最新资料，书中全是实际应用方案。
上传时间： 2022-02-12
上传用户：
本书主要介绍振荡电路的设计与应用。振荡电路的振荡频率与波形等随用途不同而异，各式备样的振荡电路应用在各种电子设备中。参考电子电路有关书籍进行振荡电路设计时，若书中提供的设计实例与现实中需要的电路特性相差甚远，则要考虑电路参数的确定与元器件的选用等诸多麻烦的因素。如果只提“振荡”，那是个简单的话，但是振荡电路若要满足频率稳定度、波形纯正度（谐波失真、寄生振荡等）、温度特性、电源电压特性等，需要掌握的技术范源很广。原因是进行优良的电路设计时，需要同时满足各种电气特性。例如，以元器件浆价作为前提，要求设计的规格是振频率稳定性高（仅指晶体振获器）、波形失真小时，这就需要研究兼顾两者的规格要求，采取折衷方案进行合理设计。对于使用的元器件，有人说只要选用高性能（适常价钱昂贵）元器件就能获得良好的波形，实际未必是这样的。原因是元器件的性能也有与电气特性无关的时铁。那么，如何降低使用元器的特性，降低到什么程度，这就需要掌握元器件的基本知识、电路设计技术以及电路的工作原理等。若没有这些综合技术，就无法设计出性能均衡的振荡电路。对于振荡电路，除此以外还有各种项目需要研究，同时需要选择电路方式，这与一般的放大器和滤波器相比较也有麻烦的一面，但有趣的是“根据客户的要求可以定做电路”。对于电路设计者更感兴趣的是振荡电路。然而，在现实中还没有见到简单易懂，容易理解振荡原理的可作为振荡电路的人门教科书面本书是一本真正容易理解振荡电路工作原理并用于设计的人门教科书，它是在CQ出版株式会社已出版的《品体管技术》一书的基础上增加一些内容面编写成的。
上传时间： 2022-06-23
上传用户：
资源包含以下内容：1.一种将异步时钟域转换成同步时钟域的方法.pdf2.华为 FPGA设计高级技巧Xilinx篇.pdf3.华为 Verilog基本电路设计指导书.pdf4.华为 大规模逻辑设计指导书.pdf5.华为FPGA设计流程指南.doc6.华为FPGA设计规范.doc7.华为_大规模逻辑设计指导书.pdf8.华为同步电路设计规范（密码：openfree）.pdf9.华为面经.doc10.时钟透传技术白皮书.pdf11.硬件工程师手册_全.pdf12.静态时序分析与逻辑...pdf13.华为FPGA设计全套资料合集19份
上传时间： 2013-04-15
上传用户：eeworm
基本电路理论与实验指导
上传时间： 2013-06-08
上传用户：eeworm
专辑类-电子基础类专辑-153册-2.20G 基本电路理论与实验指导-121页-2.3M.pdf
上传时间： 2013-06-26
上传用户：athjac
三本华为培训教材，分别为：FPGA设计高级技巧Xilinx篇；Verilog基本电路设计指导书；大规模逻辑设计指导书
上传时间： 2013-06-24
上传用户：yxvideo
华为 FPGA设计高级技巧Xilinx篇.pdf 华为 Verilog基本电路设计指导书.pdf 华为 大规模逻辑设计指导书.pdf RD_射频基础知识培训.pdf 华为C语言编程规范总则.pdf 华为EMC资料-94页-2.5M.PDF 华为笔试题大全（史上最齐全）.doc 华为模拟电路上册-117页-1.1M-pdf版.pdf 华为模拟电路下册-82页-1.0M-pdf版.pdf
标签： 华为
上传时间： 2013-07-28
上传用户：qulele
[基本电路分析(全美经典学习指导系列)].(美)奥马利.扫描版
上传时间： 2013-05-28
上传用户：daguda
这是一本关于FPGA指导设计原则的书，内容为中文，文档形式为PDF
上传时间： 2013-08-27
上传用户：dudu1210004
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
