此程序为串行通信程序,采用VeriLog语言编写的,经过仿真验证已经通过.
标签: VeriLog 程序 串行通信 仿真验证
上传时间: 2013-12-23
上传用户:yzy6007
里面含有vhdl和VeriLog 版本,很好用!dct变换用得很多啊!
标签: VeriLog vhdl dct 版本
上传时间: 2014-01-21
上传用户:dongqiangqiang
该代码中有不少关于学习VeriLog HDL的例子,对初学者有帮助
标签: VeriLog HDL 代码 初学者
上传时间: 2013-12-19
上传用户:asdkin
JTAG design VeriLog code.
标签: VeriLog design JTAG code
上传时间: 2014-07-30
上传用户:wys0120
这里有VeriLog编写的8051ipcore 谁要啊?
标签: VeriLog ipcore 8051 编写
上传时间: 2013-11-29
上传用户:qiaoyue
VeriLog分频器~时钟为50hmz,波特率采用9600bps~
标签: VeriLog hmz 50 分频器
上传时间: 2013-12-27
上传用户:lwwhust
Hynix公司8M byte sdr sdram的VeriLog语言仿真实现。
标签: VeriLog Hynix sdram byte
上传时间: 2014-12-04
上传用户:h886166
北航夏宇闻的关于VeriLog的经典教材,想学习VeriLog的人,可以下载学习一下,还是比较系统的好教材。
标签: VeriLog 教材
上传时间: 2013-12-17
上传用户:woshini123456
VeriLog HDL课件,有常见问题说明
标签: VeriLog HDL
上传时间: 2013-12-21
上传用户:sdq_123
关于VeriLog的介绍性文章,不长但是有针对性
标签: VeriLog
上传时间: 2014-01-07
上传用户:hgy9473