VeriLog 编写的pic16c5x时钟模块
标签: VeriLog pic 16c 16
上传时间: 2015-10-25
上传用户:xiaodu1124
这是一个用VeriLog实现的除法器代码。
标签: VeriLog 除法器 代码
上传时间: 2013-12-28
上传用户:wmwai1314
这是一个数字时钟的VeriLog程序 仿真通过 能实现秒 分 时 计时
标签: VeriLog 数字时钟 仿真 分
上传时间: 2013-12-19
上传用户:TF2015
VeriLog 编写的fir滤波器,可以实现fir滤波器的功能
标签: VeriLog fir 编写 滤波器
上传时间: 2014-09-08
上传用户:gundamwzc
VeriLog 实现帧同步,比较简短的一个程序
标签: VeriLog 帧同步 比较 程序
上传时间: 2015-10-28
上传用户:jennyzai
一个小单片机的VeriLog源代码, 包含说明文档
标签: VeriLog 单片机 源代码 文档
上传时间: 2013-12-05
上传用户:gaojiao1999
同步FIFO的VeriLog编码 同步FIFO的VeriLog编码
标签: VeriLog FIFO 编码
上传时间: 2013-12-30
上传用户:gonuiln
fifo VeriLog hdl 源程序
标签: VeriLog fifo hdl 源程序
上传时间: 2014-01-01
上传用户:我干你啊
VeriLog-HDL编写规范-非常全,非常适合初学者
标签: VeriLog-HDL 编写 初学者
上传时间: 2013-12-22
上传用户:aappkkee
VeriLog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子,希望对你用帮助。
标签: VeriLog 函数 状态 多重
上传时间: 2014-01-14
上传用户:2525775