VHdl

VHdl源程序

VHdl源程序，在quartus环境下测试，仿真。已经过测试。

标签： VHdl 源程序

上传时间： 2015-05-13

上传用户：youth25
VHdl源程序

VHdl源程序，在quartus环境下测试，仿真。已经过测试。

标签： VHdl 源程序

上传时间： 2014-01-10

上传用户：yph853211
we will use the Spartan3 XC3S200 FPGA to design a specified counter using the language VHdl.

we will use the Spartan3 XC3S200 FPGA to design a specified counter using the language VHdl.

标签： the specified Spartan3 language

上传时间： 2015-05-13

上传用户：youke111
hdb3 using language VHdl

hdb3 using language VHdl

标签： language using hdb3 VHdl

上传时间： 2015-05-13

上传用户：410805624
VHdl 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL VHdl code. The details can be

VHdl 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL VHdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.

标签： scinode1 scinode details 2DFFT

上传时间： 2014-12-02

上传用户：15071087253
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方

Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHdl程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHdl程序

标签： Adder Ripple ripple Carry

上传时间： 2015-05-13

上传用户：我们的船长
VHdl 测试向量含测试向量（Test Bench）和波形产生：VHdl实例---相应加法器的测试向量（test bench).txt

VHdl 测试向量含测试向量（Test Bench）和波形产生：VHdl实例---相应加法器的测试向量（test bench).txt

标签： Bench bench VHdl Test

上传时间： 2015-05-13

上传用户：天涯
一个使用VHdl编写的音乐芯片的程序有很好的使用价值

一个使用VHdl编写的音乐芯片的程序有很好的使用价值

标签： VHdl 编写程序价值

上传时间： 2014-01-27

上传用户：fandeshun
12864图形点阵液晶驱动VHdl程序

12864图形点阵液晶驱动VHdl程序，用ise综合

标签： 12864 VHdl 图形点阵液晶驱动

上传时间： 2013-12-30

上传用户：VRMMO
分频器几次分频欧次分频 VHdl 语言实现

分频器几次分频欧次分频 VHdl 语言实现

标签： VHdl 分频分频器语言

上传时间： 2015-05-14

上传用户：zycidjl

VHdl

VHdl源程序

VHdl源程序

we will use the Spartan3 XC3S200 FPGA to design a specified counter using the language VHdl.

hdb3 using language VHdl

VHdl 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL VHdl code. The details can be

Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方

VHdl 测试向量含测试向量（Test Bench）和波形产生：VHdl实例---相应加法器的测试向量（test bench).txt

一个使用VHdl编写的音乐芯片的程序有很好的使用价值

12864图形点阵液晶驱动VHdl程序

分频器几次分频欧次分频 VHdl 语言实现