VHDL-CPLD

Serial ADC Interface write in VHDL based on xilinx cpld

Serial ADC Interface write in VHDL based on xilinx cpld

标签： Interface Serial xilinx write

上传时间： 2016-05-15

上传用户：zhangjinzj
用VHDL语言在CPLD／FPGA上实现浮点运算

用VHDL语言在CPLD／FPGA上实现浮点运算，资源多多共享,不亦乐乎!

标签： VHDL CPLD FPGA 语言

上传时间： 2014-01-21

上传用户：invtnewer
基于VHDL语言对6713DSK片上cpld的控制

基于VHDL语言对6713DSK片上cpld的控制

标签： VHDL 6713 cpld DSK

上传时间： 2016-06-04

上传用户：ljt101007
基于cpld的pwm控制设计采用vhdl.verilog语言设计对大家比较有用

基于cpld的pwm控制设计采用vhdl.verilog语言设计对大家比较有用

标签： verilog cpld vhdl pwm

上传时间： 2014-01-09

上传用户：baiom
基于CPLD XC95018开发的一段VHDL代码

基于CPLD XC95018开发的一段VHDL代码，可实现多个8051单片机互相通讯，对多单片机系统的设计很有参考价值

标签： 95018 CPLD VHDL XC

上传时间： 2014-11-30

上传用户：royzhangsz
用cpld控制时序通过usb传送数据到pc机的vhdl源码

用cpld控制时序通过usb传送数据到pc机的vhdl源码，用于一款心电图机。

标签： cpld vhdl usb 控制

上传时间： 2016-08-25

上传用户：myworkpost
本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统

本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。

标签： VHDL CPLD 器件数字频率计

上传时间： 2013-12-18

上传用户：sy_jiadeyi
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S

一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。（1）倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。（2）顺计时：初始值为00.0S，通过键盘实现开始计时和结束计时功能。计时结束后，显示记录的时间。（3）用三个发光二极管正确显示以下状态：倒计时状态、顺计时状态、待机状态。（4）每当接收到有效按键时，蜂鸣器发出提示声。顺计时在一次计时中可以记录三个不同的结束时间，并能通过按键显示三次所记录的时间。

标签： VHDL CPLD 00.0 99.9

上传时间： 2013-12-01

上传用户：zhangjinzj
利用VHDL实现CPLD（EMP240T100C5）的PWM输出

利用VHDL实现CPLD（EMP240T100C5）的PWM输出

标签： VHDL CPLD 100C 240T

上传时间： 2016-09-18

上传用户：集美慧
利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出

利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出

标签： VHDL CPLD 100C 240T

上传时间： 2016-09-18

上传用户：xuan‘nian