VHDL电子抢答器的实现。有多个文件，主控件是用图行实现。其余各功能模块用VHDL实现
标签： VHDL 电子抢答器
上传时间： 2013-12-09
上传用户：蠢蠢66
用于实现两个数相加的vhdl代码，在相应的编译器中使用
标签： vhdl 代码
上传时间： 2015-06-21
上传用户：hn891122
一些vhdl的简单例子。直接解压，不用密码。
标签： vhdl 解压
上传用户：star_in_rain
VHDL编写的八位9值信号的中值输出方法，特点是不采用流水或状态机设计，因此速度较快
标签： VHDL 编写 信号 输出
上传时间： 2014-01-23
上传用户：hzy5825468
四位全家器的VHDL语言模块，已经在ISE8.1上经过测试通过
标签： VHDL 家 语言 模块
上传用户：lwwhust
介绍了vhdl语言的知识,包括元件,加法器,计数器等的编程
标签： vhdl 语言 元件 加法器
上传时间： 2014-01-12
上传用户：qazxsw
FPGA/CPLD应用,uart通讯VHDL原码.
标签： FPGA CPLD uart VHDL
上传时间： 2015-06-23
上传用户：ve3344
usb 代码 用VHDL编写 方便初学者使用 学习 有什么不明白的 大家可以回复 互相交流
标签： VHDL usb 代码 交流
上传用户：王庆才
用VHDL语言编写的代码，以供大家学习和交流，方便大家学习！
标签： VHDL 语言 编写 代码
上传用户：vodssv
上传时间： 2014-01-02
上传用户：Late_Li
