全加器的详细设计思路和用VHDL语言编写的详细源代码
标签： VHDL 全加器 详细设计 编写
上传时间： 2014-01-12
上传用户：zhaiyanzhong
三星公司SDRAM（K4S643232H-TC/L60 4 Banks x 512K x 32Bit Synchronous DRAM） 器件操作时序，本中文的页码和原英文对应的页码内容相对应
标签： Synchronous 643232 SDRAM Banks
上传时间： 2015-05-26
上传用户：lingzhichao
摘要 探讨了IP 核的验证与测试的方法及其和 VHDL语言在 IC 设计中的应用 并给出了其在RISC8 框架 CPU 核中的下载实例．
标签： RISC8 VHDL CPU IC
上传时间： 2014-07-11
上传用户：lunshaomo
8*8位的先入先出（fifo）数据缓冲器的vhdl源程序
标签： fifo vhdl 数据缓冲器 源程序
上传用户：sy_jiadeyi
本人正在学习vhdl语言，买了套开发板，这些是配套光盘里的内容，非常难得，网上找不到的
标签： vhdl 正 语言
上传时间： 2015-05-27
上传用户：zukfu
上传时间： 2014-01-25
上传用户：lvzhr
上传时间： 2013-12-18
上传用户：xieguodong1234
上传时间： 2013-12-27
上传用户：cc1915
上传时间： 2014-11-22
上传用户：asdkin
上传时间： 2013-12-24
上传用户：manlian
