VHDL SDRAM

t80 vhdl source code

t80 vhdl source code

标签： source code vhdl t80

上传时间： 2013-12-10

上传用户：cjf0304
Using Hierarchy in VHDL Design vhdl语言初学者的天堂

Using Hierarchy in VHDL Design vhdl语言初学者的天堂

标签： Hierarchy Design Using VHDL

上传时间： 2014-01-22

上传用户：gmh1314
FPGA Express VHDL Reference Manual

FPGA Express VHDL Reference Manual

标签： Reference Express Manual FPGA

上传时间： 2013-12-26

上传用户：yyyyyyyyyy
VHDL语言编写三分频

VHDL语言编写三分频，可以扩展实现任意奇数

标签： VHDL 语言编写三分频

上传时间： 2013-12-01

上传用户：ynsnjs
vhdl源程序,可在quartus中编辑测试

vhdl源程序,可在quartus中编辑测试，仿真。

标签： quartus vhdl 源程序测试

上传时间： 2014-08-10

上传用户：zhaiyanzhong
vhdl源程序

vhdl源程序，在quartus环境下测试，仿真。已经过测试。

标签： vhdl 源程序

上传时间： 2015-05-13

上传用户：youth25
vhdl源程序

vhdl源程序，在quartus环境下测试，仿真。已经过测试。

标签： vhdl 源程序

上传时间： 2014-01-10

上传用户：yph853211
we will use the Spartan3 XC3S200 FPGA to design a specified counter using the language VHDL.

we will use the Spartan3 XC3S200 FPGA to design a specified counter using the language VHDL.

标签： the specified Spartan3 language

上传时间： 2015-05-13

上传用户：youke111
hdb3 using language VHDL

hdb3 using language VHDL

标签： language using hdb3 VHDL

上传时间： 2015-05-13

上传用户：410805624
VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be

VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.

标签： scinode1 scinode details 2DFFT

上传时间： 2014-12-02

上传用户：15071087253