USB 1.1 IP-CORE和设计范例 VHDL源代码
标签： IP-CORE VHDL USB 1.1
上传时间： 2013-12-19
上传用户：mikesering
vhdl 语言入门
标签： vhdl 语言
上传时间： 2013-12-17
上传用户：wpwpwlxwlx
vhdl基于半加器的全加器描述及仿真
标签： vhdl 半加器 全加器 仿真
上传时间： 2014-11-25
上传用户：zycidjl
基于vhdl的PWM发生器
标签： vhdl PWM 发生器
上传时间： 2013-12-21
上传用户：dianxin61
VHDL的四选一选择器
标签： VHDL 选择器
上传时间： 2014-01-03
上传用户：z1191176801
vhdl的3-8译码器
标签： vhdl 译码器
上传用户：llandlu
全加器的VHDL程序实现及仿真
标签： VHDL 全加器 仿真 程序
上传时间： 2014-01-13
上传用户：hoperingcong
vhdl寄存/计数器设计
标签： vhdl 寄存 计数器
上传时间： 2015-02-28
上传用户：13517191407
带同步复位信号的二分频VHDL 程序
标签： VHDL 同步复位 信号 二分频
上传用户：dbs012280
一个双向总线的vhdl实现
标签： vhdl 总线
上传时间： 2014-12-20
上传用户：lanwei
