USB在FPGA上的实现，包括源码测试平台，测试向量，很实用。
上传时间： 2013-08-18
上传用户：guojin_0704
可以在里面修改协议.主要是cmos---fpga--usb(68013a)中除68013a部分的程序
上传时间： 2013-08-21
上传用户：半熟1994
this is a sample about usb out transmission,it s default installation is D:\\RedLogic\\RCII_samples, and the software environment is quatrusII 5.0,it is usefull for studying hardware and usb.
标签： transmission sample about this
上传时间： 2013-08-24
上传用户：座山雕牛逼
\\fpga cpld\\XILINXCPLD-JTAG \\fpga cpld\\XILINXCPLD-JTAG
标签： XILINXCPLD-JTAG fpga cpld
上传时间： 2013-08-26
上传用户：lalalal
ARM和CPLD的JTAG的原理图，以及PCB图，为公司做的，顺便发出来，有需要的可以下栽
上传时间： 2013-08-29
上传用户：windypsm
USB、串口、并口是PC机和外设进行通讯的常用接口，但对于数据量大的图像来说，若利用串行RS-232协议进行数据采集，速度不能达到图像数据采集所需的要求；而用USB进行数据采集，虽能满足所需速度，但要求外设必须支持USB协议，而USB协议与常用工程软件的接口还不普及，给使用带来困难。有些用户为了利用标准并行口(SPP)进行数据采集，但SPP协议的150kb/s传输率对于图像数据采集，同样显得太低。因此,为了采集数据量大的图像数据,本文采用了具有较高传输速率的增强型并行口协议(EPP)和FPGA，实现对OV
上传时间： 2013-08-31
上传用户：wsf950131
基于CPLD的USB下载电缆设计.rar
上传时间： 2013-08-31
上传用户：小儒尼尼奥
基于FPGA的usb程序，采用VHDL语言编写。\r\n开发环境为ISE或者MAXPLUS2。
上传时间： 2013-09-03
上传用户：libenshu01
JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。\r\n以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，tck频率5兆。用sjf2410作测试，以前写50k的文件用时5分钟，现在则是50秒左右。tck的频率还可以加倍，但是不太稳定，而且速度的瓶颈已经不在tck这里，而在通讯上面了。\r\n
上传时间： 2013-09-04
上传用户：LANCE
JTAG仿真器CPLD
上传时间： 2013-09-05
上传用户：xuanjie
