定制简单LED的IP核的设计源代码
上传时间: 2013-10-19
上传用户:gyq
这一节的目的是使用XPS为ARM PS 处理系统 添加额外的IP。从IP Catalog 标签添加GPIO,并与ZedBoard板子上的8个LED灯相连。当系统建立完后,产生bitstream,并对外设进行测试。本资料为源代码,原文设计过程详见:【 玩转赛灵思Zedboard开发板(4):如何使用自带外设IP让ARM PS访问FPGA?】 硬件平台:Digilent ZedBoard 开发环境:Windows XP 32 bit 软件: XPS 14.2 +SDK 14.2
上传时间: 2013-11-06
上传用户:yuchunhai1990
频率特征测试仪是用来测量电路传输特性和阻抗特性的仪器,简称扫频仪。扫频信号源是扫频仪的主要功能部件,作用是产生测量用的正弦扫频信号,其 扫频范围可调,输出信号幅度等幅。本设计采用DDS(数字频率合成技术)产生扫频信号,以Xilinx FPGA为控制核心,通过A/D和D/A等接口电路,实现扫频信号频率的步进调整、幅度与相位的测量,创新的使用了计算机软件作为仪器面板来显示被测网络 幅频特性与相频特性,并且测试结果可保存到各种存储介质中。
上传时间: 2013-11-03
上传用户:w50403
altera FPGA/CPLD高级篇(VHDL源代码)
上传时间: 2015-01-01
上传用户:wangyi39
本资料是关于基于Quartus II FPGA/CPLD数字系统设计实例(VHDL源代码文件),需要的可以自己下载。
上传时间: 2013-11-12
上传用户:VRMMO
Altera+FPGA_CPLD设计(实例源代码)
上传时间: 2013-10-28
上传用户:ifree2016
各种功能的计数器实例(VHDL源代码):
上传时间: 2013-10-19
上传用户:xanxuan
各种功能的计数器实例(VHDL源代码):ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : OUT INTEGER RANGE 0 TO 255; qb : OUT INTEGER RANGE 0 TO 255; qc : OUT INTEGER RANGE 0 TO 255; qd : OUT INTEGER RANGE 0 TO 255; qe : OUT INTEGER RANGE 0 TO 255; qf : OUT INTEGER RANGE 0 TO 255; qg : OUT INTEGER RANGE 0 TO 255; qh : OUT INTEGER RANGE 0 TO 255; qi : OUT INTEGER RANGE 0 TO 255;
上传时间: 2013-10-09
上传用户:松毓336
三种变频器的源代码,看懂后,很有用的
上传时间: 2013-10-16
上传用户:ccccccc
共34个各种VxD的源代码
上传时间: 2015-01-03
上传用户: