altera FPGA/CPLD高级篇(VHDL源代码)
上传时间： 2014-12-28
上传用户：15527161163
写给小白们的FPGA入门设计实验： 1. 写在前面的话 2 2. Lab 1 ： LCD1602 字符显示设计 3 2.1. 摘要 2.2. 内容 2.3. 程序 2.4. 结果（问题，解决，体会） 3. Lab 2 ： 4 位减法、加法器设计 3.1. 摘要 3.2. 内容 3.3. 程序 3.4. 结果（问题，解决，体会） 4. Lab 3 ：三位二进制乘法器设计 4.1. 摘要 4.2. 内容 4.3. 程序 4.4. 结果（问题，解决，体会） 5. Lab 4 ：序列检测器设计 6. Lab 5 ：变模计数器设计
上传时间： 2013-11-05
上传用户：silenthink
本教程内容力求以详细的步骤和讲解让读者以最快的方式学会 MC8051 IP core 的应用以及相关设计软件的使用，并激起读者对 SOPC 技术的兴趣。本实验重点讲 8051Core 的应用，并通过一个简单 C51 程序对51Core 进行硬件测试。 本实验教程的内容编排如下： 第 1 章简单的描述了 MC8051 IP core的基本结构及一些应用说明。 第 2 章详细的介绍 8051Core 综合、编译应用。包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。 附录 A为 MC8051 IP Core 的指令集。 在阅读本教程的过程中，请读者注意以下几点： 本教程在写作过程中遵循“宁可啰唆一点，也不放过细节”的方针。在教程中的某些地方，有些读者可能觉得很“简单” ，甚至显得有些啰唆，但对大多数初学者可能并非如此。因为作者认为，足够简单甚至可以跳过的内容，对某些读者来说，未必能一下子就弄清楚，所以，本教程很 多地方将尽量阐述清楚，以节省读者理解的时间。但在后面的章节中，如果涉及的细节在前面章节中已经提及，这些内容就会省略。 最 后作者要强调的是，本教程旨在引路，不会带领读者掌握更深层次的开发，更高级的应用希望读者自己去挖掘。
上传时间： 2013-10-16
上传用户：huyiming139
本资料是关于基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件），需要的可以自己下载。
上传时间： 2013-10-13
上传用户：caiiicc
This white paper discusses how market trends, the need for increased productivity, and new legislation have accelerated the use of safety systems in industrial machinery. This TÜV-qualified FPGA design methodology is changing the paradigms of safety designs and will greatly reduce development effort, system complexity, and time to market. This allows FPGA users to design their own customized safety controllers and provides a significant competitive advantage over traditional microcontroller or ASIC-based designs. Introduction The basic motivation of deploying functional safety systems is to ensure safe operation as well as safe behavior in cases of failure. Examples of functional safety systems include train brakes, proximity sensors for hazardous areas around machines such as fast-moving robots, and distributed control systems in process automation equipment such as those used in petrochemical plants. The International Electrotechnical Commission’s standard, IEC 61508: “Functional safety of electrical/electronic/programmable electronic safety-related systems,” is understood as the standard for designing safety systems for electrical, electronic, and programmable electronic (E/E/PE) equipment. This standard was developed in the mid-1980s and has been revised several times to cover the technical advances in various industries. In addition, derivative standards have been developed for specific markets and applications that prescribe the particular requirements on functional safety systems in these industry applications. Example applications include process automation (IEC 61511), machine automation (IEC 62061), transportation (railway EN 50128), medical (IEC 62304), automotive (ISO 26262), power generation, distribution, and transportation. 图Figure 1. Local Safety System
上传时间： 2013-11-05
上传用户：维子哥哥
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2014-12-28
上传用户：18888888888
电子发烧友网核心提示：医疗内窥镜的市场发展带来了各种挑战，例如，要求增强功能，更高的精度，更好的处理性能，以及更小的体积等。本文介绍Altera高级医疗内窥镜系统解决方案，它使用了1080p视频设计工作台、DSP 构建模块、参考设计，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通过下文介绍，资深专家向您支招，教你懂得如何通过采用基于FPGA的方法来缩短高级医疗内窥镜系统的开发时间。 引言 对内窥镜检查的需求在不断增长，同时还需要不断改进检查过程，增强医疗设备的功能。全球竞争不断加剧，导致各种新功能的出现，新市场的变化也非常快，开发周期越来越短，工程团队必须集中精力提高核心竞争力，加强系统知识。工程师需要灵活的硬件平台和支持各种平台的工作台工具，使他们能够针对新标准或者标准的变化而对产品进行更新。此外，设计团队必须更高效的进行开发工作。Altera® 1080p 视频设计工作台和28-nm FPGA提供了灵活的系统方法来满足当前以及不断发展的功能需求。 不断增长的全球需求 很多因素导致对内窥镜检查的需求越来越强。今后数十年内，世界60岁以上的人口数量将会大幅度增长，对医疗卫生服务的需求也会随之增长。而且，胃肠道患病人口在不断增加，需要进行检查和治疗。越来越多的医生采用内窥镜检查方法。很多政府报销政策鼓励非置入式治疗，这有利于患者更快的恢复，从而降低了治疗总成本，患者的体验会更好。 很多国家增加了在医疗基础设施上的投入，特别是加大了医疗设备的采购。反过来，这些新市场需求也扩大了对下一代内窥镜系统的需求。设计团队体验到需求的不断增长，而全球竞争导致他们推迟其产品发布计划。
上传时间： 2014-12-28
上传用户：huxiao341000
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2013-11-23
上传用户：青春给了作业95
本资料是关于夏宇闻老师优秀的verilog教程课件，其中包括verilog讲稿PPT、verilog课件、verilog例题等。
上传时间： 2013-10-24
上传用户：exxxds
电子发烧友网讯： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V与Cyclone V系列芯片。近日，Altera公司也正式宣布该三大系列芯片已全部开始量产出货。Altera公司凭借着其28nm FPGA芯片在性能和成本上的优势，未来的前景势必无法估量。通过本文对Altera公司 28nm FPGA系列芯片的基本性能、市场优势、型号差异以及典型应用等介绍，电子发烧友网小编将带领大家一起来感受Altera公司28nm FPGA系列芯片的“雄韬伟略”，深入阐述如何更好地为你未来的设计选择相应的Altera 28nm FPGA 芯片。
上传时间： 2013-11-21
上传用户：ZZJ886
