实现动态显示效果的方法和以上几种基本类似，这里以滚动显示为例作一说明。对于需要滚动的文字，可以将其设置为位图格式，暂存于内存中，然后利用VC 提供的位图拷贝函数BitBlt将位图复制到显示位置。对于特殊字符或图形，则可以直接利用BitBlt函数调用到显示位置。然后在类CLEDDlg的 OnTimer函数中调用该函数，以实现文字的滚动显示。另外，也可以通过设定不同的响应时间间隔来改变文字的滚动速度。 程序清单： ORG 00H LOOP: MOV A,#0FFH ；开机初始化，清除画面 MOV P0,A ；清除P0口 ANL P2,#00 ；清除P2口 MOV R2,#200 D100MS: MOV R3,#250 ；延时100毫秒 DJNZ R3,$ DJNZ R2,D100MS MOV 20H,#00H ；取码指针的初值 l100: MOV R1,#100 ；每个字的停留时间 L16: MOV R6,#16 ；每个字16个码
上传时间： 2013-11-06
上传用户：zl520l
Keil是业界最好的51单片机开发工具之一，它拥有流畅的用户界面与强大的仿真功能。ARM将Keil公司收购之后，正式推出了针对ARM微控制器的开发工具RVMDK，它将ARM编译器RVCT与Keil的工程管理、调试仿真工具集成在一起，是一款非常强大的ARM微控制器开发工具。2007年5月，ARM正式授权中国深圳英蓓特公司代理中文版RVMDK的出售事务。很多嵌入式系统开发工程师对ARM的老版本开发工具ADS1.2非常熟悉，而RVMDK与ADS相比较，从外观、仿真流程以及内部二进制编译链接工具上都有了不少改进，用法稍有不同。本主的主旨是介绍通用的流程，以及一些注意事项，帮助ADS1.2用户将老的，遗留的ADS1.2工程转化成在RVMDK上进行开发调试的工程。 ARM新推出的微控制器开发工具RVMDK与ADS1.2在工具架构组成上有一些不同，这些区别包括：不同版本的ARM编译器（compiler），不同的调试器（debugger），不同的仿真器（simulator），以及不同的硬件调试单元。作为ARM的新一代微控制器开发工具，RVMDK不但包含ARM的最新版本编译链接工具，即RVDS3.0的编译链接工具，而且根据微控制器调试开发的特点采用了与ADS，RVDS完全不同的调试、仿真环境，uVision debugger 与simulator。 RVMDK集成了RVDS3.0的编译工具RVCT3.0，与ADS1.2相比，除去编译、连接工具的可执行二进制文件不同之外，RVCT3.0的很多编译连接选项与ADS编译器也有不同。
上传时间： 2013-11-01
上传用户：1051290259
PK51是为8051系列单片机所设计的开发工具，支持所有8051系列衍生产品，，支持带扩展存储器和扩展指令集（例如Dallas390/5240/400,Philips 51MX,Analog Devices MicroConverters）的新设备,以及支持很多公司的一流的设备和IP内核,比如Analog Devices, Atmel, Cypress Semiconductor, Dallas Semiconductor, Goal, Hynix, Infineon, Intel, NXP(founded by Philips), OKI, Silicon Labs,SMSC, STMicroeleectronics,Synopsis, TDK, Temic, Texas Instruments,Winbond等。通过PK51专业级开发工具，可以轻松地了解8051的On-chip peripherals与及其它关键特性。
上传时间： 2013-10-09
上传用户：1109003457
薄膜晶体管液晶显示器（TFT-LCD）具有重量轻、平板化、低功耗、无辐射、显示品质优良等特点，其应用领域正在逐步扩大，已经从音像制品、笔记本电脑等显示器发展到台式计算机、工程工作站（EWS）用监视器。对液晶显示器的要求也正在向高分辨率、高彩色化发展。 由于CRT显示器和液晶屏具有不同的显示特性，两者的显示信号参数也不同，因此在计算机（或MCU）和液晶屏之间设计液晶显示器的驱动电路是必需的，其主要功能是通过调制输出到LCD电极上的电位信号、峰值、频率等参数来建立交流驱动电场。 本文实现了将VGA接口信号转换到模拟液晶屏上显示的驱动电路，采用ADI公司的高性能DSP芯片ADSP-21160来实现驱动电路的主要功能。
上传时间： 2013-10-30
上传用户：hongmo
存储器技术.doc 计算机的主存储器（Main Memory），又称为内部存储器，简称为内存。内存实质上是一组或多组具备数据输入输出和数据存储功能的集成电路。内存的主要作用是用来存放计算机系统执行时所需要的数据，存放各种输入、输出数据和中间计算结果，以及与外部存储器交换信息时作为缓冲用。由于CPU只能直接处理内存中的数据 ，所以内存是计算机系统中不可缺少的部件。内存的品质直接关系到计算机系统的速度、稳定性和兼容性。 4.1 存储器类型计算机内部存储器有两种类型，一种称为只读存储器ROM（Read Only Memiry），另一种称为随机存储器RAM（Random Access Memiry）。 4.1.1 只读存储器只读存储器ROM主要用于存放计算机固化的控制程序，如主板的BIOS程序、显卡BIOS控制程序、硬盘控制程序等。ROM的典型特点是：一旦将数据写入ROM中后，即使在断电的情况下也能够永久的保存数据。从使用上讲，一般用户能从ROM中读取数据，而不能改写其中的数据。但现在为了做一日和尚撞一天钟于软件或硬件程序升级，普通用户使用所谓的闪存（Flash Memiry）也可以有条件地改变ROM中的数据。有关只读存储器ROM的内容将在第11章中介绍，本章主要介绍随机存储器。4.1.2 随机存取存储器随机存取存储器RAM的最大特点是计算机可以随时改变RAM中的数据，并且一旦断电，TAM中数据就会立即丢失，也就是说，RAM中的数据在断电后是不能保留的。从用于制造随机存取存储器的材料上看，RAM又可分为静态随机存储器SRAM（Static RAM）和动态随机存储器DRAM（Dymamic RAM）两种。1. 动态随机存储器在DRAM中数据是以电荷的形式存储在电容上的，充电后电容上的电压被认为是逻辑上的“1”，而放电后的电容上的电压被认为是逻辑上的“0”认。为了减少存储器的引脚数，就反存储器芯片的每个基本单元按行、列矩阵形式连接起来，使每个存储单元位于行、列的交叉点。这样每个存储单元的地址做一日和尚撞一天钟可以用位数较少的行地址和列地址两个部分表示，在对每个单元进行读写操作时，就可以采用分行、列寻址方式写入或读出相应的数据，如图4－1所示。 由于电容充电后，电容会缓慢放电，电容 上的电荷会逐渐
标签： 存储器
上传时间： 2014-01-10
上传用户：18752787361
介绍几种常用的仿真器的设计方案，通过比较分析各自原理的优缺点，结合硬件性能，设计了基于ZWFcore的指令集仿真器ZWISS。通过对其CPU、多级存储单元、陷阱、内存管理单元（MMU）、存储保护系统（MPS）以及物理内存属性（PMA）的仿真，较完善地完成对ZWFcore的仿真。为DSP硬件评估、DSP算法实现提供了良好的软件模拟平台。
上传时间： 2013-10-09
上传用户：exxxds
为满足对直流无刷伺服机构的数字化控制，介绍了一种数字无刷直流电机伺服控制系统，以TMS320F2812型DSP为控制核心，包括中央处理电路，驱动电路，反馈电路等实现对直流无刷电机伺服系统的控制。该系统原理简单，易于实现，抗干扰能力强且控制精度高，控制效率好，已在某型伺服控制系统中广泛应用。
上传时间： 2013-11-14
上传用户：王庆才
CMD 它是用来分配rom和ram空间用的,告诉链接程序怎样计算地址和分配空间。不同的芯片就有不同大小的rom和ram.放用户程序的地方也不尽相同。所以要根据芯片进行修改.分两部分.MEMORY和SECTIONS。MEMORY{ PAGE 0 .......... PAGE 1.........} SECTIONS{SECTIONS{.vectors ..................reset ................................. }
上传时间： 2013-10-19
上传用户：thuyenvinh
现实世界中有很多问题，它的机理较简单，用静态,线性或逻辑的方法即可建立模型，使用初等的数学方法，即可求解，我们称之为初等数学模型。本章主要介绍有关自然数，比例关系，状态转移，及量刚分析等建模例子，这些问题的巧妙的分析处理方法，可使读者达到举一反三，开拓思路，提高分析, 解决实际问题的能力。 在人们的生产实践中，经常会遇到如何利用现有资源来安排生产，以取得最大经济效益的问题。此类问题构成了运筹学的一个重要分支—数学规划，而线性规划(Linear Programming 简记LP)则是数学规划的一个重要分支。自从1947年G. B. Dantzig 提出求解线性规划的单纯形方法以来，线性规划在理论上趋向成熟，在实用中日益广泛与深入。特别是在计算机能处理成千上万个约束条件和决策变量的线性规划问题之后，线性规划的适用领域更为广泛了，已成为现代管理中经常采用的基本方法之一。 如果目标函数或约束条件中包含非线性函数，就称这种规划问题为非线性规划问题。一般说来，解非线性规划要比解线性规划问题困难得多。而且，也不象线性规划有单纯形法这一通用方法，非线性规划目前还没有适于各种问题的一般算法，各个方法都有自己特定的适用范围。 下面通过实例归纳出非线性规划数学模型的一般形式，介绍有关非线性规划的基本概念。
上传时间： 2013-10-19
上传用户：lunshaomo
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
