TESTBENCH

TESTBENCH是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是TESTBENCH的含义。

单顶层结构化TESTBENCH设计实例

单顶层结构化TESTBENCH设计实例，适合硬件开发人员作为参考

标签： TESTBENCH 设计实例

上传时间： 2014-06-11

上传用户：Zxcvbnm
Art of Writing TESTBENCHes：极经典的TESTBENCH书写入门书籍

Art of Writing TESTBENCHes：极经典的TESTBENCH书写入门书籍，能够让初学者在短时间内掌握TESTBENCH的书写步骤，对TESTBENCH有一个初步的认识，这是一个verilog方面的，没找到verilog就选了开发环境为vhdl

标签： TESTBENCHes TESTBENCH Writing Art

上传时间： 2013-12-13

上传用户：410805624
一个超前进位加法器（及其TESTBENCH) .v文件

一个超前进位加法器（及其TESTBENCH) .v文件

标签： TESTBENCH 进位加法器

上传时间： 2013-12-18

上传用户：chenbhdt
这是一个SD卡的TESTBENCH,源码中有如何产生一个特定的命令序列的样例。支持产生任何的SD卡交互过程中用到的命令序列。

这是一个SD卡的TESTBENCH,源码中有如何产生一个特定的命令序列的样例。支持产生任何的SD卡交互过程中用到的命令序列。

标签： TESTBENCH SD卡命令序列

上传时间： 2016-07-23

上传用户：清风冷雨
vhdl TESTBENCH的编写

vhdl TESTBENCH的编写，textio的编写是一个难点，也是一个重点，而这是本人搜集的多篇关于textio的文章，同时附有简单注释!

标签： TESTBENCH vhdl 编写

上传时间： 2014-11-21

上传用户：宋桃子
verilog ADPLL file with TESTBENCH

verilog ADPLL file with TESTBENCH

标签： TESTBENCH verilog ADPLL file

上传时间： 2013-12-01

上传用户：yulg
verilog spi file with TESTBENCH

verilog spi file with TESTBENCH

标签： TESTBENCH verilog file with

上传时间： 2013-12-26

上传用户：电子世界
verilog vcspi file with TESTBENCH

verilog vcspi file with TESTBENCH

标签： TESTBENCH verilog vcspi file

上传时间： 2016-11-05

上传用户：784533221
verilog ADPLL file with TESTBENCH

verilog ADPLL file with TESTBENCH

标签： TESTBENCH verilog ADPLL file

上传时间： 2016-11-05

上传用户：wmwai1314
ＶＨＤＬ编写的flash控制器源代码.包含TESTBENCH。

ＶＨＤＬ编写的flash控制器源代码.包含TESTBENCH。

标签： TESTBENCH flash 编写控制器

上传时间： 2016-11-08

上传用户：klin3139

TESTBENCH

单顶层结构化TESTBENCH设计实例

Art of Writing TESTBENCHes：极经典的TESTBENCH书写入门书籍

一个超前进位加法器（及其TESTBENCH) .v文件

这是一个SD卡的TESTBENCH,源码中有如何产生一个特定的命令序列的样例。支持产生任何的SD卡交互过程中用到的命令序列。

vhdl TESTBENCH的编写

verilog ADPLL file with TESTBENCH

verilog spi file with TESTBENCH

verilog vcspi file with TESTBENCH

verilog ADPLL file with TESTBENCH

ＶＨＤＬ编写的flash控制器源代码.包含TESTBENCH。