verilog
上传时间: 2013-12-23
上传用户:顶得柱
关于Verilog中的可综合语句和不可综合语句的汇总介绍
标签: verilog
上传时间: 2013-12-09
上传用户:青春给了作业95
Verilog经典教程
上传时间: 2013-11-08
上传用户:wayne595
宇闻着Verilog数字系统设计教程word版
上传时间: 2013-10-10
上传用户:ruan2570406
宇闻着Verilog数字系统设计教程word版
上传时间: 2013-10-22
上传用户:pei5
《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧,对于每个知识点都按照开门见山、自顶向下的方式来组织内容,在介绍相关知识点之前,先告诉读者其出现的背景、本质特征以及应用场景,让读者不仅掌握基本语法,还能够获得深层次理解。从结构上讲,《Verilog HDL程序设计与实践》以Verilog HDL的各方面开发为主线,遵照硬件应用系统开发的基本步骤和思路进行详细讲解,并穿插介绍ISE开发工具的操作技巧与注意事项,具备很强的可读性、指导性和实用性。
上传时间: 2013-11-22
上传用户:wqxstar
夏宇闻Verilog经典教程
上传时间: 2013-11-01
上传用户:yuanyuan123
The Linux Programming Interface - A Linux and UNIX System
标签: Programming Linux Interface Handbook
上传时间: 2013-11-10
上传用户:asdstation
ARM embeded system designer,周立功版本,国内较有名的一版。
标签: designer embeded system ARM
上传时间: 2013-10-31
上传用户:zaizaibang
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划,并可透过FSP做系统化的设计规划,同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement,借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间,甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件,而这些零件可直接使用PCB内的包装,预先让我们同步规划FPGA设计及在PCB的placement。
标签: Allegro Planner System FPGA
上传时间: 2013-11-06
上传用户:wwwe