Synplify.Premier.v9.6.2.with.Identify.3.0.2 crack
标签： Synplify Identify Premier crack
上传时间： 2014-01-06
上传用户：日光微澜
matlab与Synplify DSP AE相结合的DDC实例，希望对大家有所帮助
上传时间： 2017-03-01
上传用户：kytqcool
详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE
上传时间： 2013-12-23
上传用户：pompey
Synplify pro经典教程，快速学会Synplify的一些基础应用
上传时间： 2013-12-31
上传用户：ywqaxiwang
Synplify工具的教程，教你如何驾驭Synplify
上传时间： 2017-08-07
上传用户：xiaodu1124
Synplify Pro是一个高级综合工具。其高级综合能力可以使你看到HDL代码在各种器件（FPGA/Structed ASIC/cell-based ASIC）上实现结果而无须对代码作任何修改。从而选择最合适的方式来实现它，或选择最合适的供应商。最主要的功能还是FPGA综合。
上传时间： 2013-05-15
上传用户：eeworm
DSP软件内核开发工具Synplify DSP IT.SOHU.COM 2004-05-13 00:24 转自...【日经BP社报道】美国Synplicity公司日前上市了封装于FPGA中的DSP软件内核
上传时间： 2013-06-12
上传用户：eeworm
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。 鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。 本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。 关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列
上传时间： 2013-07-18
上传用户：wxhwjf
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的内部结构特点，总结FPGA设计技术及开发流程，指出实现结构优化设计，降低设计难度，是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成，主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上，提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中，采用将补码的加法器代替减法器设计，增加整数运算结果的位扩展处理，进行不同数据类型的整数归一化等不同角度的处理方法融合为一体，可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线，最后生成FPGA的编程文件。根据控制系统的要求，论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象，以EP1C3T144 FPGA为核心，构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0～400℃的条件下，实验结果表明，达到无超调的稳定控制要求，为降低FPGA实现PID控制器的设计难度提供了有效的方法。
上传时间： 2013-06-13
上传用户：15071087253
