SdRam-mt

现代的4bank*1M*16bit的SDRAM（HY57V6416ET）的VHDL行为仿真程序

现代的4bank*1M*16bit的SDRAM（HY57V6416ET）的VHDL行为仿真程序

标签： SDRAM V6416 bank 6416

上传时间： 2013-12-22

上传用户：aeiouetla
本文详细介绍了S3C2410CPU的引脚分布还有内部SDRAM和NOR FLASH的连线情况

本文详细介绍了S3C2410CPU的引脚分布还有内部SDRAM和NOR FLASH的连线情况

标签： C2410 FLASH SDRAM 2410

上传时间： 2014-12-04

上传用户：xiaoxiang
详细介绍了S3C44B0CPU的引脚情况还有内部存储器包括SDRAM和NOR FLASH的连线

详细介绍了S3C44B0CPU的引脚情况还有内部存储器包括SDRAM和NOR FLASH的连线

标签： FLASH SDRAM 0CPU C44

上传时间： 2015-10-03

上传用户：ryb
mt48lc4m32b2.v 是128M sdram 中典型设计。。可以借鉴。

mt48lc4m32b2.v 是128M sdram 中典型设计。。可以借鉴。

标签： sdram 128M mt 48

上传时间： 2013-12-18

上传用户：zhenyushaw
XAPP858 - 利用 Virtex-5 FPGA 实现的高性能 DDR2 SDRAM 接口数据采集本应用指南描述了用于实现 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的

XAPP858 - 利用 Virtex-5 FPGA 实现的高性能 DDR2 SDRAM 接口数据采集本应用指南描述了用于实现 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的控制器和数据采集的技巧。本数据采集技巧使用了输入串行器/解串器（ISERDES）和输出串行器/解串器（OSERDES）的功能。

标签： SDRAM DDR2 Virtex XAPP

上传时间： 2014-01-19

上传用户：sk5201314
verilog语言写的sdram控制器—命令响应模块代码

verilog语言写的sdram控制器—命令响应模块代码，经过测试，逻辑正确，可编译，可综合

标签： verilog sdram 语言控制器

上传时间： 2015-10-10

上传用户：onewq
SDRAM控制器的VHDL实现

SDRAM控制器的VHDL实现，pdf格式，有需要多的，联系我

标签： SDRAM VHDL 控制器

上传时间： 2014-12-01

上传用户：sz_hjbf
测试DSP6400中SDRAM的程序。帮助大家了解DSP6400的存储器资源和调试CCS的过程.

测试DSP6400中SDRAM的程序。帮助大家了解DSP6400的存储器资源和调试CCS的过程.

标签： 6400 DSP SDRAM CCS

上传时间： 2014-11-23

上传用户：zhangjinzj
实现MT算发实现MT算发实现MT算发实现MT算发

实现MT算发实现MT算发实现MT算发实现MT算发

标签：

上传时间： 2013-12-23

上传用户：huql11633
Sdr SDRAM控制器参考设计,很好的

Sdr SDRAM控制器参考设计,很好的

标签： SDRAM Sdr 控制器参考设计

上传时间： 2015-10-27

上传用户：manlian