虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

SYStemverilog

SYStemverilog简称为SV语言,是一种相当新的语言,它建立在Verilog语言的基础上,是IEEE1364Verilog-2001标准的扩展增强,兼容Verilog2001,将硬件描述语言(HDL)与现代的高层级验证语言(HVL)结合了起来,并新近成为下一代硬件设计和验证的语言。
  • System Verilog及 hdl高级设计技巧

    PPT是和视频教程配套的,视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面讲了SYStemverilog从文档到仿真,上板测试的整个流程,可能对有些朋友有帮助

    标签: Verilog System hdl 高级设计

    上传时间: 2014-12-28

    上传用户:dick_sh

  • System Verilog及 hdl高级设计技巧

    PPT是和视频教程配套的,视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面讲了SYStemverilog从文档到仿真,上板测试的整个流程,可能对有些朋友有帮助

    标签: Verilog System hdl 高级设计

    上传时间: 2013-11-23

    上传用户:zczc

  • vivado Final_IP+Integrator视频演示

    为了解决实现的瓶颈,Vivado 工具采用层次化器件编辑器和布局规划器、速度提升 了3 至 15 倍且为 SYStemverilog 提供业界领先支持的逻辑综合工具、速度提升 了4 倍且确定性更高的布局布线引擎、以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外,增量式流程能让工程变更通知单 (ECO) 的任何修改只需对设计的一小部分进行重新实现就能快速处理,同时确保性能不受影响。 赛灵思vivado设计套件专题:http://www.elecfans.com/topic/tech/vivado/

    标签: Integrator Final_IP vivado 视频

    上传时间: 2013-10-12

    上传用户:谁偷了我的麦兜

  • amba3 sva 完全验证的代码

    amba3 sva 完全验证的代码,有verilog的和SYStemverilog

    标签: amba3 sva 代码

    上传时间: 2013-12-20

    上传用户:1101055045

  • HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptiv

    HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline. HSSDRC IP core and IP core testbench has been written on SYStemverilog and has been tested in Modelsim. HSSDRC IP core is licensed under MIT License

    标签: configurable controller universal adaptive

    上传时间: 2017-06-25

    上传用户:皇族传媒

  • 夏宇闻数字逻辑设计

    国内最早推广VERILOG设计方法,有丰富工程实践经验,曾获得包括国家发明二等奖在内的多项国家级奖励,是业界公认的大师。 夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作,曾编写和翻译的著作有《Verilog 数字系统设计教程》、《Verilog HDL 数字设计与综合》、《SYStemverilog 验证方法学》和《数字逻辑基础与Verilog设计》等,为VERILOG设计方法在中国的推广和发展作出了卓越的贡献。夏老师严谨负责,离休后仍贡献余热,担任北京至芯FPGA培训中心顾问。

    标签: 夏宇闻 verilog 逻辑设计

    上传时间: 2015-10-22

    上传用户:xlrenxuanwei

  • sverilog书籍

    SYStemverilog与功能验证,讲述sv的基本使用方法

    标签: sverilog 书籍

    上传时间: 2018-07-29

    上传用户:851018986@qq.com

  • SYStemverilog3.1a语言参考手册.rar

    SYStemverilog语言的参考手册,chm格式的,支持索引和搜索。内容包含语法介绍,常用句式大全,各种不常用常用的东西全都包含,是SV语言学习的百科全书。特别适合想编写自测平台的IC设计人员,快速学习帮助你搭建验证平台。特别适合初级的IC验证工程师,可作为字典式的参考书,置于电脑中。特别适合初学者,对奇怪的语法感到茫然时,即时查询,你便会豁然开朗。特别适合英文水平不够者,因为是中文版,中文版,中文版的嘛。

    标签: SYStemverilog

    上传时间: 2022-06-30

    上传用户:jason_vip1

  • 101条Verilog和SYStemverilog设计陷阱

    有些人喜欢收集棒球卡片,老的车辆杂志,或是橡皮小鸭,但我喜欢收集Verilog书籍。从1989年那个三孔活页夹中保存的Gateway VERILOG-XL Reference Manual Versionl.5a复印本开始,那时的Verilog很简单,其中只包含了一种过程狱值(那时的语言并没有包含非阻塞赋值),它很难让我们相信有一天能够使用它来设计芯片,我们可以在VAX或是昂贵的Apollo工作站上进行仿真.从那开始我购买了相当多的Verilog书籍,其中包含了少量的综合书籍,还有一份介绍硬件描述语言历史的文本,其中的一小部分介绍了VHDL,这些书籍中大部分都是关于Verilog.但有趣的是,我并没有花很多时间来阅读它们,它们只是被搁置在书架上,我承认书架上摆满了关于Verilog的书籍时,是一件令人骄傲的事情,但目光如矩的参观者能发现它们都是全新的从未被阅读过,拥有未使用过和未阅读过的书籍都是无意义的,另一方面让我沮丧,从这些书籍中只能找到很少一部分,对于工程师有价值的内容,我能否找到一本需天天使用的书籍,有利于我入门以及在工作中及时参阅。Stu和Don编写的就是这祥一本书,了解这些技巧我花费了很多年的时间,其中内容甚至让我怀疑,自己是否了解Verilog,在这本能提供帮助和有价值的书籍中,给出的一些知识点都是经过提炼的,相信你不会感到沮丧。如果你是一个老手,验证这些技巧也需通过相当困难的方式,但你可笑着对自己说:“好的,我找到它了”如果你是新手,快点跟随两位专家开始学习吧,不要犹豫快点来参加两位绅士提供的一次培训课程,我保证你不会遗憾.我最喜欢的陷辨是第65条:循环是无限的,为什么?可以构建一个调试它的环境,相信我,如果建模错误会引发芯片损坏时,你就不会忘记错误为什么会出现?可惜这本书我没有早点遇到,无疑你是幸运的,把这本书放在手边,经常参阅,它可帮助你解决所有的模型编译和项目设计的困难。

    标签: verilog SYStemverilog

    上传时间: 2022-07-01

    上传用户:lijumiao

  • SYStemverilog+数字系统设计 Digital System Design with SYStemverilog

    国外system verilog的教材,从最基础的数字电路讲起,覆盖system verilog的各个方面

    标签: verilog 数字系统设计

    上传时间: 2022-07-25

    上传用户:d1997wayne