SYNOPSYS dc_shell 用户手册
上传时间： 2014-05-25
上传用户：wangdean1101
SYNOPSYS icc 使用参考脚本
上传时间： 2013-12-18
上传用户：helmos
使用SYNOPSYS的基本步骤，综合工具的使用说明，有用的好东西
标签： SYNOPSYS
上传时间： 2014-01-26
上传用户：wangchong
The emphasis of this book is on real-time application of SYNOPSYS tools, used to combat various problems seen at VDSM geometries. Readers will be exposed to an effective design methodology for handling complex, submicron ASIC designs. Significance is placed on HDL coding styles, synthesis and optimization, dynamic simulation, formal verification, DFT scan insertion, links to layout, physical synthesis, and static timing analysis. At each step, problems related to each phase of the design flow are identified, with solutions and work-around described in detail. In addition, crucial issues related to layout, which includes clock tree synthesis and back-end integration (links to layout) are also discussed at length. Furthermore, the book contains in-depth discussions on the basics of SYNOPSYS technology libraries and HDL coding styles, targeted towards optimal synthesis solution.
标签： application real-time SYNOPSYS emphasis
上传时间： 2017-07-05
上传用户：waitingfy
SYNOPSYS for the students in order to guide them
标签： SYNOPSYS students guide order
上传时间： 2017-08-24
上传用户：yangbo69
SYNOPSYS for the students in order to guide them
标签： SYNOPSYS students guide order
上传时间： 2017-08-24
上传用户：杜莹12345
6.0版的Quartus? II软件包括了由FPGA供应商提供的第一款时序分析工具TimeQuest时序分析仪，为业界标准SYNOPSYS设计约束（SDC）时序格式提供自然、全面的支持。这一最新版本还包括扩展的团队设计功能，能够有效管理高密度设计团队之间的协作。这些改进迎合了当今高密度90nm的设计要求，同时为满足客户对更高密度FPGA的需求以及Altera发展下一代65nm产品系列打下了基础。
上传时间： 2013-05-21
上传用户：sz_hjbf
·【内容简介】本书第2版描述了使用SYNOPSYS工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM(超深亚微米)工艺的完整ASIC设计流程的设计方法进行了深入的探讨。.本书的重点是使用SYNOPSYS32具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描
上传时间： 2013-05-20
上传用户：diets
SABER是美国Analogy公司开发、现由SYNOPSYS公司经营的系统仿真软件，是一种多技术、多领域的系统仿真产品，现已成为混合信号、混合技术设计和验证工具的业界标准，可用于电子、电力电子、机电一体化、机械、光电、光学、控制等不同类型系统构成的混合系统仿真，这也是SABER的最大特点。本文为Saber软件的中文入门教程
上传时间： 2013-04-24
上传用户：kristycreasy
本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and SYNOPSYS tools. Steve's paper alsooffers in-depth background concerning the origin of specific state machine types.This paper, "State Machine Coding Styles for Synthesis," details additional insights into statemachine design including coding style approaches and a few additional tricks.
标签： Synthesis Machine Coding Styles
上传时间： 2013-10-15
上传用户：dancnc
