STDString类,功能类似于CString确实STD::string实现.
标签： STDString CString string STD
上传时间： 2017-05-19
上传用户：gmh1314
IEEE STD 754 的格式说明和算法的C语言实现
上传时间： 2013-12-26
上传用户：561596
PMAC STD BOTTOM BOARD JUMPER DESCRIPTIONS
标签： DESCRIPTIONS BOTTOM JUMPER BOARD
上传时间： 2017-07-31
上传用户：363186
illustrate using STD and stl libriry
标签： illustrate libriry using and
上传时间： 2014-01-04
上传用户：xiaoxiang
STM32驱动库分享，包括STD库和HAL库STM32驱动库分享，包括STD库和HAL库
标签： stm32
上传时间： 2021-11-03
上传用户：
简要介绍本文件的目的是，针对潮湿、再流焊和工艺敏感器件，向生产商和用户提供标准的操作、包装、运输及使用方法。所提供的这些方法可避免由于吸收湿气和暴露在再流焊温度下造成的封装损伤，这些损伤会导致合格率和可靠性的降低。一旦正确执行IPC/JEDEC J-STD-033D，这些工艺可以提供从密封时间算起12个月的最短保质期。由IPC和JEDEC开发。一般的IC封装零件都需要根据MSL标准管控零件暴露於环境湿度的时间，以确保零件不会因为过度吸湿在过回焊炉时发生popcom(爆裂)或delamination(分层)的后果，不同的零件封装会产生不同的MSL等级，当湿气进入零件越多，零件因温度而膨胀剥离的风险就越高，基本上湿度敏感的零件在出厂前都会经过一定时间及温度的烘烤，然后连同乾燥剂(desiccant)一起加入真空包装中来达到最低的湿气入侵可能。本文件的目的是，针对潮湿/再流焊敏感表面贴装器件，向生产商和用户提供标准的操作、包装、运输及使用方法。所提供的这些方法可避免由于吸收湿气和暴露在再流焊温度下造成的封装损伤，这些损伤会导致合格率和可靠性的降低。一旦正确执行，这些工艺可以提供从密封时间算起12个月的最短保质期。由IPC和JEDEC开发。
标签： ipc j-STD-033d
上传时间： 2022-06-26
上传用户：
电子元器件抗ESD技术讲义:引 言 4 第1 章 电子元器件抗ESD损伤的基础知识 5 1.1 静电和静电放电的定义和特点 5 1.2 对静电认识的发展历史 6 1.3 静电的产生 6 1.3.1 摩擦产生静电 7 1.3.2 感应产生静电 8 1.3.3 静电荷 8 1.3.4 静电势 8 1.3.5 影响静电产生和大小的因素 9 1.4 静电的来源 10 1.4.1 人体静电 10 1.4.2 仪器和设备的静电 11 1.4.3 器件本身的静电 11 1.4.4 其它静电来源 12 1.5 静电放电的三种模式 12 1.5.1 带电人体的放电模式(HBM) 12 1.5.2 带电机器的放电模式（MM） 13 1.5.3 充电器件的放电模型 13 1.6 静电放电失效 15 1.6.1 失效模式 15 1.6.2 失效机理 15 第2章 制造过程的防静电损伤技术 2.1 静电防护的作用和意义 2.1.1 多数电子元器件是静电敏感器件 2.1.2 静电对电子行业造成的损失很大 2.1.3 国内外企业的状况 2.2 静电对电子产品的损害 2.2.1 静电损害的形式 2.2.2 静电损害的特点 2.2.3 可能产生静电损害的制造过程 2.3 静电防护的目的和总的原则 2.3.1 目的和原则 2.3.2 基本思路和技术途径 2.4 静电防护材料 2.4.1 与静电防护材料有关的基本概念 2.4.2 静电防护材料的主要参数 2.5 静电防护器材 2.5.1 防静电材料的制品 2.5.2 静电消除器（消电器、电中和器或离子平衡器） 2.6 静电防护的具体措施 2.6.1 建立静电安全工作区 2.6.2 包装、运送和存储工程的防静电措施 2.6.3 静电检测 2.6.4 静电防护的管理工作 第3章 抗静电检测及分析技术 3.1 抗静电检测的作用和意义 3.2 静电放电的标准波形 3.3 抗ESD检测标准 3.3.1 电子元器件静电放电灵敏度（ESDS）检测及分类的常用标准 3.3.2 标准试验方法的主要内容（以MIL-STD-883E 方法3015.7为例） 3.4 实际ESD检测的结果统计及分析 3.4.1 试验条件 3.4.2 ESD评价试验结果分析 3.5 关于ESD检测中经常遇到的一些问题 3.6 ESD损伤的失效定位分析技术 3.6.1 端口I－V特性检测 3.6.2 光学显微观察 3.6.3 扫描电镜分析 3.6.4 液晶分析 3.6.5 光辐射显微分析技术 3.6.6 分层剥离技术 3.6.7 小结 3.7 ESD和EOS的判别方法讨论 3.7.1 概念 3.7.2 ESD和EOS对器件损伤的分析判别方法 第4 章 电子元器件抗ESD设计技术 4.1 元器件抗ESD设计基础 4.1.1抗ESD过电流热失效设计基础 4.1.2抗场感应ESD失效设计基础 4.2元器件基本抗ESD保护电路 4.2.1基本抗静电保护电路 4.2.2对抗静电保护电路的基本要求 4.2.3 混合电路抗静电保护电路的考虑 4.2.4防静电保护元器件 4.3 CMOS电路ESD失效模式和机理 4.4 CMOS电路ESD可靠性设计策略 4.4.1 设计保护电路转移ESD大电流。 4.4.2 使输入/输出晶体管自身的ESD阈值达到最大。 4.5 CMOS电路基本ESD保护电路的设计 4.5.1 基本ESD保护电路单元 4.5.2 CMOS电路基本ESD保护电路 4.5.3 ESD设计的辅助工具－TLP测试 4.5.4 CMOS电路ESD保护设计方法 4.5.5 CMOS电路ESD保护电路示例 4.6 工艺控制和管理
上传时间： 2013-07-13
上传用户：2404
随着环境污染和能源短缺问题的日趋严重，寻找一种储备大、无污染的新能源已经上升到世界各国的议事日程。太阳能作为当今最理想环保的能源之一，已经得到了人类越来越广泛的应用。本文以光伏（Photovoltaic—PV）并网发电系统为研究对象，以最大限度利用太阳能、无污染回馈电网为主要目标，开展了光伏并网发电系统的理论研究和仿真，具有重要的现实意义。光伏并网逆变器是光伏并网发电系统中必不可少的设备之一，其效率的高低、可靠性的好坏将直接影响整个光伏发电系统的性能和投资。本文主要研究适用于并网型光伏发电系统的逆变器。 本文以一个完整的光伏并网发电系统为研究对象，重点对单相光伏并网系统进行了全面的分析，并从并网系统的主电路拓扑、控制策略、孤岛效应以及系统的可靠性分析几个方面做了详细的分析和仿真实验。 首先，介绍了国内外光伏并网发电产业的现状，并对光伏并网发电系统的组成结构、优缺点、发展趋势及光伏并网发电系统对逆变器的要求做了简单介绍，对光伏并网发电系统建立了总体认识。 其次，讨论研究了逆变器主电路的拓扑形式，并根据实际情况，选择了无变压器的两级结构，即前级DC/DC变换器和后级DC/AC逆变器，两部分通过DClink连接。前级的DC/DC模块采用Boost拓扑结构，后级的DC/AC逆变器采用逆变全桥实现逆变，向电网输送功率。讨论确定了逆变器输出电流的控制方式，并最终确定了光伏并网发电系统的总体方案。高性能的数字信号处理器芯片（Digital Signal Processor—DSP）的出现，使得一些先进的控制策略应用于光伏并网的控制成为可能。本文以TI公司的数字信号处理器芯片TMS320F2812为核心，设计了控制电路并给出了驱动电路、保护电路的设计以及系统的电磁兼容设计思想。应用MATLAB/Simulink中的工具箱搭建了整个电路模型，进行了仿真实验研究。 再次，我们已经知道孤岛效应问题关系到光伏并网发电系统的安全问题。本文分析了孤岛效应产生的原因、对电网的危害和目前各种常用的被动和主动及外部孤岛效应的检测方法。根据本文涉及的光伏并网发电系统的特点，采用了电压前馈正反馈检测孤岛的方法，然后详细介绍了该方法的原理和实现过程， 并给出了逆变器的反孤岛效应模型和仿真实验结果。仿真结果证明，该方法是可行的，并且达到了IEEE STD．2000—929标准的规定。 光伏系统的可靠性研究对整个系统的经济运行乃至投资决策产生了重要影响。本论文以光伏并网发电系统的基本组成为线索，对各部分进行可靠性分析，对满足一定可靠性水平的光伏并网发电系统进行分析，从而对其的推广使用起到了理论指导作用。 关键词：光伏并网发电系统；逆变器；孤岛效应；DSP；可靠性分析
上传时间： 2013-04-24
上传用户：daoxiang126
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-06-04
上传用户：ayfeixiao
随着我国国防现代化建设进程的不断深化，MIL-STD-1553B标准总线已经广泛应用于各种军事应用领域。MIL-STD-1553B标准总线是我国上世纪八十年代引进的一种现代化通讯总线，国内称为GJB289A-97。该总线技术以其高稳定性和使用灵活等特点成为现代航空电子综合系统所广泛采用的通讯总线技术。 1553B总线接口模块作为总线通讯的基本单元，其性能成为影响航电综合系统整体性能的一个关键因素。目前国内关于1553B总线通讯模块的对外接口类型较多，而基于嵌入式处理芯片的接口设计并不多见。嵌入式设备具有体积小、重量轻、实时性强、功耗小、稳定性好以及接口方便等优点。 基于以上考虑，论文中提出了以DSP+FPGA为平台实现MIL-STD-1553B总线的收发控制，通过收发控制器和变压器实现MIL-STD-1553B总线的电气连接。根据项目需求，设计分为硬件和软件两部分完成。在对MIL-STD-1553B总线协议进行详细研究后提出了总体设计方案原理图。再根据方案需求设计各功能模块。使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述，最终实现在FPGA中，使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。DSP部分采用的是TI公司的TMS320F2812，使用C语言进行软件的编译，使其实现总体控制和通讯的调度等功能。 该方案经过实际参与1553B总线通讯系统验证实验，证明各项技术指标均达到预定的目标，可以投入实际应用。
上传时间： 2013-04-24
上传用户：671145514
