本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签： CycloneIII RS编码
上传时间： 2013-11-07
上传用户：exxxds
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。
上传时间： 2013-10-30
上传用户：zhishenglu
问：运行本软件出现缺少COMDLG32.OCX的提示，并无法执行。 答：您的计算机上没有安装COMDLG32.OCX控件,请将软件目录下的COMDLG32.OCX文件复制到\windows\system32\即可。 FANUC系统得PMC有2种密码，一个是显示密码，就是可以观看PMC程序，一个是编辑密码，可以修改＆观看 PMC程序。如果PMC设置了编辑密码，那么我们用CF卡下来得PMC程序就需要密码才能用LADDERIII软件打开。同样得如果没有密码，你用LADDERIII 软件上载和下载得操作都不能实现，用CF卡传送也不能实现。 有时候我们需要修改程序，或者是把程序下载下来用PC机观看，这时候就需要编辑密码了。 用LADDER III软件打开卡文件时所需要的密码就是机床的编辑密码。此程序在18I和0I程序上通过测试，不适用于30I,31I和32I.推测:适用于除(30I,31I,32I)以外的FANUC系统的PMC.欢迎大家测试。 使用方法;用CF卡下载有密码得PMC程序，这种下载情况是不需要密码的。然后用本程序把文件打开，密码就显示出来。
上传时间： 2013-11-24
上传用户：hullow
问：运行本软件出现缺少COMDLG32.OCX的提示，并无法执行。 答：您的计算机上没有安装COMDLG32.OCX控件,请将软件目录下的COMDLG32.OCX文件复制到\windows\system32\即可。 FANUC系统得PMC有2种密码，一个是显示密码，就是可以观看PMC程序，一个是编辑密码，可以修改＆观看 PMC程序。如果PMC设置了编辑密码，那么我们用CF卡下来得PMC程序就需要密码才能用LADDERIII软件打开。同样得如果没有密码，你用LADDERIII 软件上载和下载得操作都不能实现，用CF卡传送也不能实现。 有时候我们需要修改程序，或者是把程序下载下来用PC机观看，这时候就需要编辑密码了。 用LADDER III软件打开卡文件时所需要的密码就是机床的编辑密码。此程序在18I和0I程序上通过测试，不适用于30I,31I和32I.推测:适用于除(30I,31I,32I)以外的FANUC系统的PMC.欢迎大家测试。 使用方法;用CF卡下载有密码得PMC程序，这种下载情况是不需要密码的。然后用本程序把文件打开，密码就显示出来。
上传时间： 2013-10-22
上传用户：sjyy1001
This application note describes how to implement the Bus LVDS (BLVDS) interface in the supported Altera ® device families for high-performance multipoint applications. This application note also shows the performance analysis of a multipoint application with the Cyclone III BLVDS example.
标签： Implementing LVDS 522 Bus
上传时间： 2013-10-26
上传用户：苏苏苏苏
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签： CycloneIII RS编码
上传时间： 2013-10-08
上传用户：yuchunhai1990
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-08
上传用户：回电话#
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。
上传时间： 2013-11-25
上传用户：爺的气质
包括Pheromones Algorythm、Memory Algorythm和Hill Climbing Algorythm I，II，III在内的多个人工智能算法的实现
标签： Algorythm Pheromones Climbing Memory
上传时间： 2014-01-01
上传用户：duoshen1989
