这是一个SDO实现的列子，将SDO抽象出来可以通过JDBC和JNDI两种方式建立连接，并支持ECORE模型。
标签： SDO
上传时间： 2015-09-25
上传用户：561596
CAN现场总线 CanOpen源码程序. 包括SDO,PDO等基本功能. 用winrar解压两次即可
上传时间： 2015-12-27
上传用户：zhanditian
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
串行A/D CS5532的程序，5532为24位串行输入方式，指令输入为SDI,数据输出为SDO，靠SCLK进行片选
上传时间： 2013-12-06
上传用户：jcljkh
传送说盛大的服务端和客户端核心代码?是070605版的,喜欢纯正盛大的朋友可以拿去,里面附有开发的组件 Legend of shenda`s server and Client`s soure ,it is on 6.5 in2007,you can take who like SDO .And some controls in it
标签： 070605 Legend Client shenda
上传时间： 2016-09-20
上传用户：xuanjie
SPI是一个环形总线结构，由ss（cs）、sck、sdi、SDO构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候 数据将会是SDO=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
上传时间： 2013-12-22
上传用户：lijinchuan
随着工业自动化水平的不断提高，工业控制网络所需负担的工作也日趋繁重，整个网络中传递信息的规模和复杂度也在不断增长，这给控制系统提出了更高的要求。伺服系统作为一种对控制精度、动态响应等性能指标要求很高的控制系统，也必须面对这些问题。本论文研究了将工业以太网技术应用于伺服系统的方法。通过将EtherCAT工业以太网协议与CANopen规范相结合，以TMS320F2812系列DSP为平台，设计并实现了伺服驱动器的工业以太网通信接口，组建了网络化的运动控制系统。通过分析EtherCAT与CANopen相关技术细节，阐述了将CANopen与EtherCAT相结合的关键点，给出了多种运动控制模式的设计方式，分析了软件设计和实现的具体方法和要点。本文按照分层和模块化的方式给出了通信接口的设计过程，按层次分为三个大的模块：EtherCAT通信模块、CoE通信模块与CANopen运动控制模块。对各个模块又根据功能分为多个子模块，其中EtherCAT 通信模块主要包括：EtherCAT状态机服务、邮箱服务和过程数据服务：CoE通信模块包括：服务数据对象（SDO）服务、过程数据对象（PDO）服务、对象字典服务；运动控制模块包括设备状态机服务和多种运动控制模式的实现模块。对每个模块本文都给出了具体的设计与实现过程。本文实现了四种运动控制模式下的实际控制结果，包括周期同步的位置与速度模式以及位置与速度轨迹规划模式。实验结果表明，系统能够满足高速度、高精度、高可靠性和同步协调的控制要求。最后对所做工作进行了总结与展望。
上传时间： 2022-05-27
上传用户：
1.1系统设计说明本设计使用普通10口模拟标准SPI总线，实现SPMC65P2404A的多机通信。SPI（Serial Peripheral Interface）总线系统是一种同步串行外设接口，它使用4条线：串行时钟线（SCK）、数据输出线、输入线和片选线（SS），支持同步全双工通信方式。在本设计中，用1号从机采集按键，2号从机通过一个拨码开关控制一个计数器进行计数，从机获得的键值和计数值将送主机，主机用4个数码管显示。主机显示的形式为：从机号+键值（或计数值）.1.2系统框图1.3通信时序SPI采用同步全双工通信方式，时钟信号SCK由主机产生。主从机的通信时序图分别如图1-2和图1-3所示：当待发送数据写入发送缓冲器后，便启动数据发送，数据接收和发送以字节为单位。时序图中，Sample Strobe为输入数据采样点，例如从机在SCK的上升沿对输入数据进行采样接收，主机在SCK的下降沿对输入数据进行采样接收。SPIF是发送或接收完一字节数据后产生的标志，主机或从机传输完一字节的数据后该标志被置为1，可以用于主程序查询或产生SPI中断，在中断服务程序中或查询程序之后需将该标志写0，以清除该标志位。ss为从机的片选线，当SS-0时，该从机有效，接收主机发送的命令；当SS-1时，该从机的输出端（SDO）处于悬浮状态。
上传时间： 2022-06-19
上传用户：wangshoupeng199
Spi接口是一种外围串行接口，主要由四根线组成：SDI（数据输入），SDO（数据输出）.SCK（时钟），cs（片选）。（1）SDO主机输出/从机输入。（2）SDI主机输入/从机输出。（3）SCK-时钟信号，由主设备产生。（4）cs-从设备使能信号，由主设备控制。在一个基于SPT的设备中，至少有一个主控设备。与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SP的数据输入和输出线独立，所以允许同时完成数据的输入和输出。在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，工作简单高效。然而SPI接口也有缺点：没有指定的流控制，没有应答机制确认是否接收到数据。SPI通讯是通过数据交换完成的。在主机提供的时钟脉冲SCK下，SDI，SDO完成数据传输。数据输出通过SDO线，在SCK时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被从机读取，完成一位数据传输。输入情况同理。因此，在至少8次时钟信号的改变（上沿和下沿为一次），可以完成8位数据的传输。
上传时间： 2022-06-20
上传用户：
SPI总线协议及SPI时序图详解SP1是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。SP1是一个环形总线结构，由ss（cs）、sck，sdi、SDO构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。上升沿发送、下降沿接收、高位先发送上升沿到来的时候，SDO上的电平将被发送到从设备的寄存器中，下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中，假设主机和从机初始化就绪：并且主机的sbuff-Oxaa（10101010），从机的sbuff-0x55（01010101），下面将分步对spi的8个时钟周期的数据情况演示一遍（假设上升沿发送数据）。
上传时间： 2022-06-23
上传用户：fliang
