本论文依据IEEE802.16a物理层对Rs-CC码的参数要求，研究了Rs-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的Rs-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的求解采用无求逆单元，并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA)；CC译码器由采用模归一化路径度量的全并行的“加比选(ACS)”模块和具有脉动阵列结构的幸存路径回溯模块组成。 在实现Rs-CC译码器的过程中，分别从算法上和根据FPGA的结构特点上，对译码器做了一些优化工作，降低了硬件资源占有率和提高了译码速度。 此外，还搭建了以Xilinx公司40万等效门的FPGASpartan-Ⅲ400-4PQ208为主体，以Cypress公司的USB2.0芯片CY7C68013为高速数据接口的硬件试验平台，并在此试验平台上实现了文中的高速Rs-CC编译码系统。
上传时间： 2013-06-03
上传用户：lx9076
计算机通信与rs-232接口实用指南
上传时间： 2013-06-13
上传用户：eeworm
专辑类-数字处理及显示技术专辑-106册-9138M 计算机通信与rs-232接口实用指南-549页-11.2M.pdf
上传时间： 2013-07-14
上传用户：wc412467303
RS-232／RS-485 无源转换电路设计
上传时间： 2013-06-30
上传用户：rocwangdp
RS-485总线可靠性应用研究 介绍的相当详细
上传时间： 2013-05-17
上传用户：as275944189
基于RS-485的多点数据采集与显示系统。
上传时间： 2013-05-24
上传用户：huql11633
Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的BM算法，针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构，在译码器复杂度和译码延时上作了折衷，降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器，证明了该方案的可行性。
上传时间： 2013-06-11
上传用户：奇奇奔奔
本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。 本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平，对我国以后航天项目高速数据传输系统的设计有着很大的意义。
上传时间： 2013-06-29
上传用户：gokk
本文主要介绍了以上位机PC 为核心的RS-485 总线技术实现的集温、湿度监测和报警等功能为一体的粮仓监控系统，设计了一种零延时的RS-232/RS-485 智能型转换器，制订了上位机与下位单片机之间
上传时间： 2013-07-17
上传用户：程婴sky
近年来智能家居系统飞速发展，但是大多数功能欠完善，同时成本高昂。针对这种情况，介绍了基于RS一485总线网络，以嵌人式系统作为主设备，传感器接人模块作为从设备的智能家居子网系统并给出了总体结构图和硬件
上传时间： 2013-06-09
上传用户：阿四AIR
