基于FPGA自适应高速RS编译码器的IP核设计
标签： FPGA 高速RS编译码器 IP核
上传时间： 2016-05-10
上传用户：asdkin
rs的译码器，rs译码是一个比较复杂的过程
标签： 译码器
上传时间： 2014-01-17
上传用户：1583060504
该程序是RS编译码器的MATLAB仿真程序，里面有对程序的详细说明和解释。包括编码算法和译法算法的原理，流程以及代码实现。对掌握RS码有非常好的学习价值。
标签： MATLAB 程序 RS编译码 仿真程序
上传时间： 2013-12-31
上传用户：爺的气质
<Verilog HDL 语言编程》 RS(204,188)译码器的设计
标签： Verilog HDL 204 188
上传时间： 2013-11-30
上传用户：lizhen9880
cpld/fpga RS(204,188)译码器的verilog程序
标签： verilog cpld fpga 204
上传时间： 2016-11-05
上传用户：tyler
精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
标签： verilog HDL 204 188
上传时间： 2013-12-20
上传用户：独孤求源
RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
标签： CORDIC FIFO 204 188
上传时间： 2017-01-24
上传用户：缥缈
RS编译码器的DSP实现，首先用MATLAB仿真，最后在DSP上实现
标签： DSP RS编译码
上传时间： 2017-02-10
上传用户：D&L37
基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码
标签： FPGA RS编译码 代码
上传时间： 2014-12-03
上传用户：003030
RS码译码器C语言工程，为[255,191]码率的译码结构，具有通用性
标签： RS码 C语言 译码器 工程
上传时间： 2014-06-19
上传用户：hj_18
