虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Reed-Soloman

  • RS编译码器的设计与FPGA实现

    Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的BM算法,针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构,在译码器复杂度和译码延时上作了折衷,降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器,证明了该方案的可行性。

    标签: FPGA RS编译码

    上传时间: 2013-06-11

    上传用户:奇奇奔奔

  • 基于FPGA的前向纠错算法和电路设计

    本文研究数字音频无线传输中的前向纠错(FEC)算法和电路的设计及实现.在本文中介绍了一种基于Altera公司的FPGA Cyclone芯片的实现方案.文章首先介绍了本前向纠错系统采用的方案,然后从总体规划的角度介绍了整个系统的内部结构、模块划分及所采用的设计方法和编程风格.之后对各个模块的设计进行了详细的描述,并给出了测试数据、实现结果及时序仿真波形图,并对设计的硬件下载验证进行了详细描述.本文对FEC中的主要功能模块,诸如Reed-Solomon编解码,交织与解交织,以及与外围的接口电路等给出了基本算法以及基于FPGA及硬件描述语言的解决方法.

    标签: FPGA 前向纠错 算法 电路设计

    上传时间: 2013-04-24

    上传用户:duoshen1989

  • 无线扩频集成电路开发中信道编解码技术研究与FPGA实现

    本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术,所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比,具有很强的抗干扰能力,并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂,因此在无线扩频集成电路设计中,加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上,本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15,9,4)里德-所罗门(Reed-Solomon)码,和内码-(2,1,3)卷积码构成,交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论,并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明,采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下:第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状,并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理,主要包括扩频通信的定义、理论基础和分类,直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理,信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”,详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际,讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍,然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。

    标签: FPGA 无线扩频 信道编解 技术研究

    上传时间: 2013-07-07

    上传用户:时代电子小智

  • RS编译码的FPGA实现

    RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码,由于其出众的纠错能力,被广泛地应用于各种差错控制系统中,以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所设计的编码译码器的主要性能指标进行了仿真及实际功能测试,并给出了时序仿真波形图和实际测试的结果。最后对于RS软判决译码器的实现进行试探性的研究。 本文的主要工作有:1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码;2)采用更高效的RiBM算法,不仅减少了逻辑单元(Logic Element)的使用量,而且速度上也得到提高;3)用 VHDL 语言实现RS编码译码,包括伽罗华(Galoias)域内的乘法除法器的设计,伴随式求解电路,关键方程求解电路等;4)对于钱搜索电路的实现进行了改进;5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以实现。

    标签: FPGA RS编译码

    上传时间: 2013-04-24

    上传用户:qoovoop

  • 无线扩频集成电路开发中信道编解码技术研究与FPGA实现

    本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术,所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比,具有很强的抗干扰能力,并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂,因此在无线扩频集成电路设计中,加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上,本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15,9,4)里德-所罗门(Reed-Solomon)码,和内码-(2,1,3)卷积码构成,交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论,并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明,采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下:第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状,并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理,主要包括扩频通信的定义、理论基础和分类,直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理,信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”,详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际,讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍,然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。

    标签: FPGA 无线扩频 信道编解 技术研究

    上传时间: 2013-07-18

    上传用户:hbsunhui

  • 基于DVD应用的RS编译码器的研究

    纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误,在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛,在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC:Reed-Solomon ProductCode)进行纠错,RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点,在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性,可靠性,同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用,FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法,提出RS编码器实现方案,详细分析了译码器的ME算法和改进BM算法的实现,针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案,在译码器复杂度和延时上作了折衷,降低了译码器的复杂度并提高了最高工作频率,利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率,节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208,192)编译码器。

    标签: DVD RS编译码

    上传时间: 2013-07-20

    上传用户:xinshou123456

  • 基于CycloneIII构成的RS编码系统

    本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus II 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。

    标签: CycloneIII RS编码

    上传时间: 2013-11-07

    上传用户:exxxds

  • 基于CycloneIII构成的RS编码系统

    本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus II 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。

    标签: CycloneIII RS编码

    上传时间: 2013-10-08

    上传用户:yuchunhai1990

  • 在matlab中

    在matlab中,使用Koetter-Vardy算法进行Reed-Solomon码的解码。

    标签: matlab

    上传时间: 2015-06-09

    上传用户:zhuimenghuadie

  • 实现8比特字节的RS纠错编码

    实现8比特字节的RS纠错编码,可以指定极性校验字节数目,能产生的最大校验序列长度为255字节(含极性校验字节).This is an implementation of a Reed-Solomon code with 8 bit bytes, and a configurable number of parity bytes. The maximum sequence length (codeword) that can be generated is 255 bytes, including parity bytes.

    标签: 比特 字节 RS纠错编码

    上传时间: 2016-08-24

    上传用户:思琦琦