RSR

---实现的部分VHDL 程序如下。　　--- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no)

---实现的部分VHDL 程序如下。　　--- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---RSR(0) <= rxda --- RSR(7 downto 1) <= RSR(6 downto 0) --- parity <= parity xor RSR(7) --- elsif std_logic_vector(length_no) = “1010” then --- rbr <= RSR --接收移位寄存器数据进入接收缓冲器--- ...... --- end if

标签： clk1x std_logic_vector length_no elsif

上传时间： 2015-10-28

上传用户：cainaifa
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是正常的起始位，然后在每隔16 个CLK16 时钟周期采样接收数据，移位输入接收移位寄存器RSR，最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率，而是波特率时钟频率的16 倍，目的是为在接收时进行精确地采样，以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。

标签： UART EDA CLK 实验

上传时间： 2014-01-25

上传用户：xsnjzljj