RS[255,223]纠错码verilog源码，包含编码和解码模块，以及testbench等。
标签： verilog 255 223 RS
上传时间： 2014-01-01
上传用户：海陆空653
由RS码、卷积码构成的级联码，结合交织技术，用于信道编码
标签： RS码 卷积码 级联码
上传时间： 2017-04-11
上传用户：
对JPEG2000压缩编码后的码流文件用matlab进行RS信道编码，再BSC信道仿真，RS解码，计算PSNR
标签： matlab JPEG 2000 压缩编码
上传时间： 2014-12-05
上传用户：xinzhch
rs码的Simulink仿真,将修正的euclid作为RS码的核心。
标签： Simulink euclid RS码 仿真
上传时间： 2017-07-30
上传用户：invtnewer
RS码的FPGA实现，verilog语言形式，好参考资料
标签： FPGA RS码
上传时间： 2013-12-24
上传用户：yepeng139
RS码译码器C语言工程，为[255,191]码率的译码结构，具有通用性
标签： RS码 C语言 译码器 工程
上传时间： 2014-06-19
上传用户：hj_18
rs码的软迭代译码算法，供大家参考，有参考价值。
标签： 软 算法 迭代译码
上传时间： 2017-09-18
上传用户：金宜
使用matlab仿真实现rs码的生成，由上式看出码字 的第一个码元 可由 个信息元 与 的系数相乘得到，而由 可得到第二个校验元 ，再由 信息元和第一、第二校验元 可得到第三校验元 。按这样的线性关系递推，一直可求得所有的 个校验
标签： 通信，rs码
上传时间： 2015-03-10
上传用户：z0517666
X RS码的编译码程序实现
标签： RS码 编译码 程序
上传时间： 2019-09-06
上传用户：mxtxiaoqi
该文档为RS码的FPGA硬件实现讲解资料，讲解的还不错，感兴趣的可以下载看看…………………………
标签： rs码 fpga 硬件
上传时间： 2021-10-24
