VIP专区-嵌入式/单片机编程源码精选合集系列（110）资源包含以下内容：1. 12864液晶模块的MSP430F149的源代码.2. 本文档详细介绍了从Ｃ语言过渡到嵌入式Ｃ语言的入门过程.3. qt3 Embedded mplayer in a QWidget.4. 欧姆龙PLC程序.5. 分布式嵌入式系统若干可重构问题的研究 可重构研究方面的好东西.6. 这是一篇关于C/C++编程规范的说明文档.7. 利用LABVIEW控制步进电机。对软件编程.8. 接口电路可靠性设计。接口电路设计难得的一份参考资料.9. 这是JFrame的一些例子(chapter4)。可以参考一下。想要做GUI的人不妨看一看.10. 在PXA270上替换开发板的实时时钟RTC4513为DS1302的修改说明,自己写的,拿上来和大家共享,也希望大家提意见.11. 简单matlab界面设计的ppt的简单介绍.12. matlab界面设计的实用手册.13. Matlab入门教程GUI程序设计,好东西大家分享！.14. 电容感应程序.15. RSLogix500培训教材,指导如何使用安装ABPLC.16. 基于FPGA自适应高速RS编译码器的IP核设计.17. 基于芯片DS1302的湍流实时时钟的实现.18. liunx平台的pci程序开发,希望对大家有帮助.19. 文章介绍了TMS320VC5409 的在语音处理方面的一个应用电路.20. 学习嵌入式必须的东西.21. h.264的码流结构.22. 8255控制交通灯全资料.23. TFT彩色液晶屏的SPI接口的驱动程序.24. PCA的理论的介绍。了解PCA很有帮助。.25. S3C44B0X 外部中断的开发应用.26. 读取SD卡存储的adpcm码.27. 电子报时钟源码,实现报时的功能!声音文件可以自行替换.28. 基于AVR单片机的步进电机的控制.29. BlackFin 5xx 处理器音频接口扩展电路图.30. Nuclues嵌入式RTOS源码.31. 根据蒙特卡罗分析原理.32. 自编的某项目中的基于NIOS II的硬盘控制程序.33. 关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术..34. 这是电子方面的.35. 实例42 嵌入式电子钟 这是一个界面友好的vc嵌入式电子钟 具有很好的参考价值.36. 老外的PCB设计软件,是免费的.可以上网更新..37. 里面是嵌入式常用模块的电路图.38. 该嵌入式系统教材对从事嵌入式开发的工作人员.39. SST FALSH的读写(SPI模拟总线)(长期运行).40. ICCAVR环境下的PTR4000无线模块驱动程序.
标签： Bluetooth
上传时间： 2013-05-26
上传用户：eeworm
本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。 本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平，对我国以后航天项目高速数据传输系统的设计有着很大的意义。
上传时间： 2013-06-29
上传用户：gokk
本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术，所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比，具有很强的抗干扰能力，并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂，因此在无线扩频集成电路设计中，加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上，本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15，9，4)里德-所罗门(Reed-Solomon)码，和内码-(2，1，3)卷积码构成，交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论，并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明，采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下：第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状，并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理，主要包括扩频通信的定义、理论基础和分类，直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理，信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”，详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际，讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍，然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。
上传时间： 2013-07-07
上传用户：时代电子小智
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术，所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比，具有很强的抗干扰能力，并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂，因此在无线扩频集成电路设计中，加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上，本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15，9，4)里德-所罗门(Reed-Solomon)码，和内码-(2，1，3)卷积码构成，交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论，并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明，采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下：第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状，并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理，主要包括扩频通信的定义、理论基础和分类，直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理，信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”，详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际，讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍，然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。
上传时间： 2013-07-18
上传用户：hbsunhui
提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。
上传时间： 2013-12-08
上传用户：yulg
1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上 经过研究发现，汉诺塔的破解很简单，就是按照移动规则向一个方向移动金片： 如3阶汉诺塔的移动：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，汉诺塔问题也是程序设计中的经典递归问题
上传时间： 2016-07-25
上传用户：gxrui1991
本学期所有数据结构的大作业一，设A与B分别为两个带有头结点的有序循环链表（所谓有序是指链接点按数据域值大小链接，本题不妨设按数据域值从小到大排列），list1和list2分别为指向两个链表的指针。请写出将这两个链表合并为一个带头结点的有序循环链表的算法。二，本次实验的题目为表达式求值，要求设计一个程序，演示用算符优先法对算术表达式求值的过程。 即编写程序把前缀表达式转换成后缀表达式，并计算结果。用以下三组数据测试程序： 3*（7-2）； 2*（6+2*（3+6*（6+6）））+（6+6）*3+2； 8/（9-9）。三，用三元组存储稀疏矩阵，并实现稀疏矩阵的转置，两个稀疏矩阵和与积的运算四，哈夫曼编/译码器 完成Huffman 编码的译码过程。即输入一个码串，请翻译成相应的字符串。要求有编码过程和解码过程。
标签： 数据结构
上传时间： 2017-01-18
上传用户：changeboy
本学期所有数据结构的大作业一，设A与B分别为两个带有头结点的有序循环链表（所谓有序是指链接点按数据域值大小链接，本题不妨设按数据域值从小到大排列），list1和list2分别为指向两个链表的指针。请写出将这两个链表合并为一个带头结点的有序循环链表的算法。二，本次实验的题目为表达式求值，要求设计一个程序，演示用算符优先法对算术表达式求值的过程。 即编写程序把前缀表达式转换成后缀表达式，并计算结果。用以下三组数据测试程序： 3*（7-2）； 2*（6+2*（3+6*（6+6）））+（6+6）*3+2； 8/（9-9）。三，用三元组存储稀疏矩阵，并实现稀疏矩阵的转置，两个稀疏矩阵和与积的运算四，哈夫曼编/译码器 完成Huffman 编码的译码过程。即输入一个码串，请翻译成相应的字符串。要求有编码过程和解码过程。
标签： 数据结构
上传时间： 2017-01-18
上传用户：shanml
给定两个集合A、B，集合内的任一元素x满足1 ≤ x ≤ 109，并且每个集合的元素个数不大于105。我们希望求出A、B之间的关系。 任 务 ：给定两个集合的描述，判断它们满足下列关系的哪一种： A是B的一个真子集，输出“A is a proper subset of B” B是A的一个真子集，输出“B is a proper subset of A” A和B是同一个集合，输出“A equals B” A和B的交集为空，输出“A and B are disjoint” 上述情况都不是，输出“I m confused!”
标签：
上传时间： 2017-03-15
上传用户：yulg
