SPI接口实险，LED数据管显示。 1、程序通过SPI接口输出数据到HC595芯片驱动LED数据管简单显示。 2、内部1 M晶振，程序采用单任务方式，软件延时。 3、进行此实验请插上JP1的所有8个短路块，JP6(SPI_EN)短路块。
上传时间： 2013-06-29
上传用户：123啊
随着计算机技术的迅猛发展，受其影响的仪器行业也发生了巨大的变革，即仪器的手动操作使用改为计算机控制自动测试。随着自动测试技术和程控仪器的发展，除了要求物理硬件接口标准化外，也要求软件控制标准化。 硬件方面，从20世纪50代自动测试概念建立起，经过初期专用接口、半专用接口到20世纪80年代中期才普及推广开放式标准接口总线，如RS232串行通信接口总线、GPIB通用接口总线、PXI计算机外围仪器系统总线、VXI块式仪器系统总线等。 软件方面，1987年6月颁布的IEEE488．2（程控仪器消息交换协议）标准首先解决了数据结构方面的问题，但仍将大量的器件语义留给设计者自由定义。1990年4月，国际上九家仪器公司在IEEE488．2基础上提出了SCPI（Standard Commands for Programmable Instruments程控仪器标准命令），才使程控仪器器件数据和命令得到标准化。SCPI的总目标是缩短自动测试系统程序开发时间，保护仪器制造者和使用者双方的硬、软件投资，为仪器控制和数据利用提供广泛兼容的编码环境。 仪器接收到SCPI消息后进行响应：接收字符串消息、词法分析、语法分析、中间代码生成、优化和目标代码生成，语法分析模块的性能直接影响到程控执行效率。为了进一步简化仪器内语法分析模块、提高程控执行效率，本课题提出了在接口电路中加入解析模块的思想，可将控制器发送到仪器的SCPI消息即复杂的ASCII码字符串转变为简单的二进制代码。采用此解析模块将大大简化仪器设计者的软件工作，既能实现仪器语言标准化又能提高仪器对远程 控制的响应速度，这在研究实验室内的自制仪器时将是很有用的。 仪器接口有很多种，本课题主要讨论了RS232和GPIB两种接口。本设计中仪器接口板是独立于仪器的，与仪器单独使用微处理器，若要与仪器连接实现通信只需在两微处理器之间进行通信即可，这样做的目的是：一方面可以不影响仪器的设计和操作，一方面可以实现接口板的通用性和仪器的可换性。针对于RS232接口为一简单接口，我先将工作重心放在软件设计上，主要考虑怎样把复杂的ASCII码字符串解析为简单的二进制代码。针对于GPIB接口，软件设计的主要部分已完成，再把工作重心放在硬件设计上，采用性价比更高的CPID实现GPIB接口芯片NAT9914。为了观察解析结果还加入了LCD显示。本设计在开发通用的、低价的仪器接口板方面做了一个有益的尝试，为进一步的自动测试系统研究打下了基础。 关键词：仪器；SCPI；RS232接口；GPIB接口；CPLD
上传时间： 2013-04-24
上传用户：Andy123456
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-06-04
上传用户：ayfeixiao
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
随着我国国防现代化建设进程的不断深化，MIL-STD-1553B标准总线已经广泛应用于各种军事应用领域。MIL-STD-1553B标准总线是我国上世纪八十年代引进的一种现代化通讯总线，国内称为GJB289A-97。该总线技术以其高稳定性和使用灵活等特点成为现代航空电子综合系统所广泛采用的通讯总线技术。 1553B总线接口模块作为总线通讯的基本单元，其性能成为影响航电综合系统整体性能的一个关键因素。目前国内关于1553B总线通讯模块的对外接口类型较多，而基于嵌入式处理芯片的接口设计并不多见。嵌入式设备具有体积小、重量轻、实时性强、功耗小、稳定性好以及接口方便等优点。 基于以上考虑，论文中提出了以DSP+FPGA为平台实现MIL-STD-1553B总线的收发控制，通过收发控制器和变压器实现MIL-STD-1553B总线的电气连接。根据项目需求，设计分为硬件和软件两部分完成。在对MIL-STD-1553B总线协议进行详细研究后提出了总体设计方案原理图。再根据方案需求设计各功能模块。使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述，最终实现在FPGA中，使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。DSP部分采用的是TI公司的TMS320F2812，使用C语言进行软件的编译，使其实现总体控制和通讯的调度等功能。 该方案经过实际参与1553B总线通讯系统验证实验，证明各项技术指标均达到预定的目标，可以投入实际应用。
上传时间： 2013-04-24
上传用户：671145514
高速数据采集系统在信号检测、雷达、图像处理、网络通信等领域有广泛应用，不同的应用要求使用不同的总线和不同的设计，但是，无论基于何种应用，其设计的关键在接口的实现上。 @@ 随着cPCI总线技术的发展，cPCI总线逐渐代替了PCI总线、VME总线，成为测控领域中最受人们青睐的总线形式。 @@ 为满足高速采集过程中数据传输速度的要求和采集卡与PC机连接的机械强度的要求，本论文提出设计基于cPCI总线接口的数据采集系统。设计中利用单片FPGA芯片实现PCI协议，代替传统的FIFO芯片和串并转换芯片，并完成对模拟电路的控制功能；并提出将应用程序中的一部分数据读写操作放入动态链接库中，减少因应用程序反复调用驱动程序而造成的资源浪费和时间的延迟。 @@ 通过分析PCI总线协议，理解高频数字电路设计方法和高速数据采集原理，本文开发了基于cPCI接口的高速数据采集系统。经过综合测试和现场应用验证表明，采集系统已达到了要求的性能指标。 @@关键词：FPGA；数据采集系统；cPCI； PC
上传时间： 2013-07-08
上传用户：ikemada
现代社会信息量爆炸式增长，由于网络、多媒体等新技术的发展，用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移，以及PCB布线的困难，使得传输速率的进一步提升面临设计的极限；而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势，正迅速取代传统的并行技术，成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究，并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台，在其中的一块信号处理板上，进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真，当仿真验证通过之后，重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接，进行数据的互相传送，接收和发送的数据相同，证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计，经过回环之后接收到的数据与发送的数据相同，证明了Rocket I/O高速串行接口设计的正确性。
上传时间： 2013-04-24
上传用户：恋天使569
高速、高精度已经成为伺服驱动系统的发展趋势，而位置检测环节是决定伺服系统高速、高精度性能的关键环节之一。光电编码器作为伺服驱动系统中常用的检测装置，根据结构和原理的不同分为增量式和绝对式。本文从原理上对增量式光电编码器和绝对式光电编码器做了深入的分析，通过对比它们的特性，得出了绝对式光电编码器更适合高速、高精度伺服驱动系统的结论。 绝对式光电编码器精度高、位数多的特点决定其通信方式只能采取串行传输方式，且由相应的通信协议控制信息的传输。本文首先针对编码器主要生产厂商日本多摩川公司的绝对式光电编码器，深入研究了通信协议相关的硬件电路、数据帧格式、时序等。随后介绍了新兴的电子器件FPGA及其开发语言硬件描述语言Verilog HDL，并对基于FPGA的绝对式编码器通信接口电路做了可行性的分析。在此基础上，采用自顶向下的设计方法，将整个接口电路划分成发送模块、接收模块、序列控制模块等多个模块，各个模块采用Verilog语言进行描述设计编码器接口电路。最终的设计在相关硬件电路上实现。最后，通过在TMS320F2812伺服控制平台上编写的硬件驱动程序验证了整个设计的各项功能，达到了设计的要求。
上传时间： 2013-07-11
上传用户：snowkiss2014
国家863项目“飞行控制计算机系统FC通信卡研制”的任务是研究设计符合CPCI总线标准的FC通信卡。本课题是这个项目的进一步引伸，用于设计SCI串行通信接口，以实现环上多计算机系统间的高速串行通信。 本文以此项目为背景，对基于FPGA的SCI串行通信接口进行研究与实现。论文先概述SCI协议，接着对SCI串行通信接口的两个模块：SCI节点模型模块和CPCI总线接口模块的功能和实现进行了详细的论述。 SCI节模型包含Aurora收发模块、中断进程、旁路FIFO、接受和发送存储器、地址解码、MUX。在SCI节点模型的实现上，利用FPGA内嵌的RocketIO高速串行收发器实现主机之间的高速串行通信，并利用Aurora IP核实现了Aurora链路层协议；设计一个同步FIFO实现旁路FIFO；利用FPGA上的块RAM实现发送和接收存储器；中断进程、地址解码和多路复合分别在控制逻辑中实现。 CPCI总线接口包括PCI核、PCI核的配置模块以及用户逻辑三个部分。本课题中，采用FPGA+PCI软核的方法来实现CPCI总线接口。PCI核作为PCI总线与用户逻辑之间的桥梁：PCI核的配置模块负责对PCI核进行配置，得到用户需要的PCI核；用户逻辑模块负责实现整个通信接口具体的内部逻辑功能；并引入中断机制来提高SCI通信接口与主机之间数据交换的速率。 设计选用硬件描述语言VerilogHDL和VHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为SCI串行通信接口编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。最后，将FPGA设计下载到FC通信卡中运行，并利用ISE内嵌的ChipScope Pro虚拟逻辑分析仪对设计进行验证，运行结果正常。 文章最后分析传输性能上的原因，指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：竺羽翎2222
信息安全在当今的社会生产生活中已经被广为关注，对敏感信息进行加密是提高信息安全性的一种常见的和有效的手段。 常见的加密方法有软件加密和硬件加密。软件加密的方法因为加密速度低、安全性差以及安装不便，在一些高端或主流的加密处理中都采用硬件加密手段对数据进行处理。硬件加密设备如加密狗和加密卡已经广泛地应用于信息加密领域当中。 但是加密卡和加密狗因为采用的是多芯片结构，即采用独立的USB通信芯片和独立的加密芯片来分别实现数据的USB传输和加密功能，如果在USB芯片和加密芯片之间进行数据窃听的话，很轻易地就可以获得未加密的明文数据。作者提出了一种新的基于单芯片实现的USB加密接口芯片的构想，采用一块芯片实现数据的USB2.0通信和AES加密功能，命名为USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口标准和AES加密算法。该加密芯片可以实现与主机的快速通信，具有快速的密码处理能力，对外提供USB接口，支持基于USB密码载体的自身安全初始化方式。 根据设计思想，课题研究并设计了USB2.0加密接口芯片的总体硬件架构，设计了USB模块和AES加密模块。为了解决USB通信模块与AES加密模块之间存在的数据处理单元匹配以及速度匹配问题，本文设计了AESUSB缓冲器，优化了AES有限域加密算法。最后，利用VerilogHDL语言在FPGA芯片上实现了USB2.0加密接口芯片的功能，并在此基础之上对加密芯片的通信和加密性能进行了测试和验证。
上传时间： 2013-05-24
上传用户：黄华强
