QuartUS-II

MagicSOPC例程编译异常及解决方法

1.1 问题产生的环境1.1.1 软件环境1. PC机的系统为Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0软件，并安装了MegaCore IP V7.0；3. NiosII IDE 7.0软件。1.1.2 硬件环境核心板的芯片是EP2C35F672C8N的MagicSOPC实验箱的硬件系统。硬件的工作环境是在普通的环境下。1.2 问题的现象在使用MagicSOPC实验箱的光盘例程时，使用Quartus II编译工程时出现编译错误，错误提示信息如图1.1、图1.2所示。

标签： MagicSOPC 编译

上传时间： 2013-11-23

上传用户：Alick
Altera ModelSim 6.5仿真入门教程

Altera ModelSim 6.5仿真入门教程，需要的可自行下载。　　平台　　软件：ModelSim-Altera 6.5e （Quartus II 10.0） Starter Edition 　　内容　　1 设计流程　　使用ModelSim仿真的基本流程为：　　图1.1 使用 ModelSim仿真的基本流程　　2 开始　　2.1 新建工程　　打开ModelSim后，其画面如图2.1所示。

标签： ModelSim Altera 6.5 仿真

上传时间： 2013-11-09

上传用户：qitiand
高清电视HDTV信号发生器

高清电视HDTV信号发生器，576P逐行，VHDL语言，ALTERA的Quartus II开发平台

标签： HDTV 高清电视信号发生器

上传时间： 2015-07-06

上传用户：yph853211
这是我们做的一个作业摸60计数器

这是我们做的一个作业摸60计数器，用Quartus ii 做的，内容齐全不可不看。

标签： 计数器

上传时间： 2013-12-24

上传用户：xauthu
三八译码器的源代码

三八译码器的源代码，在quartus II 6.0中进行进行设计的，有vhdl源代码

标签： 译码器源代码

上传时间： 2015-09-05

上传用户：181992417
在开发板上实现svga条形信号发生器的源代码

在开发板上实现svga条形信号发生器的源代码，是在quartus II 6.0的开发环境中运行的

标签： svga 开发板信号发生器源代码

上传时间： 2013-12-23

上传用户：dave520l
8位的加法器设计

8位的加法器设计，分4个工程完成的，用的是Quartus II软件。

标签： 8位加法器

上传时间： 2014-01-20

上传用户：myworkpost
VHDL实现了IIS接口程序

VHDL实现了IIS接口程序，在Quartus II 6.0上编译通过，在板子上可以读取IIS数据

标签： VHDL IIS 接口程序

上传时间： 2014-06-06

上传用户：1427796291
简易数字频率计

简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求

标签： 数字频率计

上传时间： 2013-12-08

上传用户：15071087253
FFT的VHDL源文件

FFT的VHDL源文件，经过在Quartus II上的测试无错误

标签： VHDL FFT

上传时间： 2016-02-24

上传用户：BIBI