这是使用有限差分法计算QuaSI TE模的程序,需要先定义波导的参数
上传时间: 2013-12-02
上传用户:wyc199288
source codes for "Orthant-Wise Limited-memory QuaSI-Newton Optimizer for L1-regularized Objectives"
标签: Limited-memory Orthant-Wise QuaSI-Newton regularized
上传时间: 2013-12-27
上传用户:xz85592677
MOSFET in Zero-Current-QuaSI-Resonant Converter 在simulink中仿真mosfet的模型程序。
标签: Zero-Current-QuaSI-Resonant Converter simulink MOSFET
上传时间: 2016-01-18
上传用户:cjl42111
QuaSI-Newton算法的demo程序,主要用于最优化算法的设计与最优化问题的求解
标签: QuaSI-Newton demo 算法 程序
上传时间: 2014-01-23
上传用户:13681659100
an QuaSI-newton method used in non-linear programming and especially in optimization
标签: QuaSI-newton optimization programming especially
上传时间: 2013-12-27
上传用户:邶刖
the text file QMLE contains the QuaSI maximum likelyhood estimating procedure and performing Information Matrix test for a univariate GARCH(1,1) model
标签: estimating likelyhood performing the
上传时间: 2014-11-22
上传用户:zhenyushaw
Hot Carriers in QuaSI-2-D Polar Semiconductors
标签: Semiconductors Carriers QuaSI Polar
上传时间: 2017-06-21
上传用户:chenlong
Designand Analysisof Fast Text Compression Basedon QuaSI-Arithmetic Coding.
标签: QuaSI-Arithmetic Compression Analysisof Designand
上传时间: 2013-12-11
上传用户:kelimu
本文以感应加热电源为研究对象,阐述了感应加热电源的基本原理及其发展趋势。对感应加热电源常用的两种拓扑结构--电流型逆变器和电压型逆变器做了比较分析,并分析了感应加热电源的各种调功方式。在对比几种功率调节方式的基础上,得出在整流侧调功有利于高频感应加热电源频率和功率的提高的结论,选择了不控整流加软斩波器调功的感应加热电源作为研究对象。针对传统硬斩波调功式感应加热电源功率损耗大的缺点,采用软斩波调功方式,设计了一种零电流开关准谐振变换器ZCS-QRCs(Zero-current-switching-QuaSI-resonant)倍频式串联谐振高频感应加热电源。介绍了该软斩波调功器的组成结构及其工作原理,通过仿真和实验的方法研究了该软斩波器的性能,从而得出该软斩波器非常适合大功率高频感应加热电源应用场合的结论。同时设计了功率闭环控制系统和PI功率调节器,将感应加热电源的功率控制问题转化为Buck斩波器的电压控制问题。 针对目前IGBT器件频率较低的实际情况,本文提出了一种新的逆变拓扑-通过IGBT的并联来实现倍频,从而在保证感应加热电源大功率的前提下提高了其工作频率,并在分析其工作原理的基础上进行了仿真,验证了理论分析的正确性,达到了预期的效果。另外,本文还设计了数字锁相环(DPLL),使逆变器始终保持在功率因数近似为1的状态下工作,实现电源的高效运行。最后,分析并设计了IGBT的缓冲吸收电路。 本文第五章设计了一台150kHz、10KW的倍频式感应加热电源实验样机,其中斩波器频率为20kHz,逆变器工作频率为150kHz(每个IGBT工作频率为75kHz),控制核心采用TI公司的TMS320F2812DSP控制芯片,简化了系统结构。实验结果表明,该倍频式感应加热电源实现了斩波器和逆变器功率器件的软开关,有效的减小了开关损耗,并实现了数字化,提高了整机效率。文章给出了整机的结构设计,直流斩波部分控制框图,逆变控制框图,驱动电路的设计和保护电路的设计。同时,给出了关键电路的仿真和实验波形。 实验证明,以上分析和电路设计都是行之有效的,在实验中取得很好的效果。
上传时间: 2013-05-20
上传用户:lyy1234
低密度校验码(LDPC,Low Density Parity Check Code)是一种性能接近香农极限的信道编码,已被广泛地采用到各种无线通信领域标准中,包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个,分别是结合准循环(QC,QuaSI Cyclic)移位结构的单次扩展构造和类似重复累积(RA,Repeat Accumulate)码构造。相应地,主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高,但是需要较多的寄存器和ROM资源;基于迭代译码的编码算法实现简单,但是吞吐量不高,且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后,结合编译码器综合实现的复杂度考虑,提出了一种切实可行的基于二次扩展(Dex,Duplex Expansion)的QC-LDPC码构造方法,以实现高吞吐量的LDPC码收发端;并且充分利用该类码校验矩阵准循环移位结构的特点,结合RU算法,提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法,是通过对母矩阵先后进行乱序扩展(Pex,Permutation Expansion)和循环移位扩展(CSEx,Cyclic Shift Expansion)实现的。在此基础上,为了实现可变码长、可变码率,一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于,固定循环移位扩展的扩展因子大小不变,支持多个乱序扩展的扩展因子,使得译码器结构得以精简;构造得到的码字具有近似规则码的结构,便于硬件实现;(伪)随机生成的循环移位系数能够提高码字的误码性能,是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用,使得实现复杂度近似与码长成正比。考虑到吞吐量的要求,新编码器结构完全抛弃了RU算法中串行的前向替换(FS,Forward Substitution)模块,同时简化了流水线结构,由原先RU算法的6级降低为4级;为了缩短编码延时,设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势:相比RU算法,新方案对可变码长、可变码率的支持更灵活,吞吐量也更大;相比基于生成矩阵的编码算法,新方案节省了50%以上的寄存器和ROM资源,单位资源下的吞吐量更大;相比类似重复累积码结构的基于迭代译码的编码算法,新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明,上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端,在实际应用中具有很高的价值。 目前,LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法,及其对应的编码算法,也必将成为信道编码理论未来的研究重点。
上传时间: 2013-07-26
上传用户:qoovoop