虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

QUartus

QUartusIIdesign是最高级和复杂的,用于system-on-a-programmable-chip(SOPC)的设计环境。QUartusIIdesign提供完善的timingclosure和LogicLock™基于块的设计流程。QUartusIIdesign是唯一一个包括以timingclosure和基于块的设计流为基本特征的programmablelogicdevice(PLD)的软件。QUartusII设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等,在工业领域率先提供FPGA与mask-programmeddevices开发的统一工作流程。
  • QUartus 11.0

    QUartus 11.0

    标签: PULSII MAX 培训教材

    上传时间: 2013-04-15

    上传用户:eeworm

  • QUartus-13.1.0.162-WINDOW

    QUartus-13.1.0.162-window

    标签: Altera FPGA CPLD

    上传时间: 2013-07-09

    上传用户:eeworm

  • QUartus II CRACK ALTERA 6.0~11.0

    QUartus II Crack Altera 6.0~11.0

    标签: maxplusii 10.21 软件

    上传时间: 2013-07-23

    上传用户:eeworm

  • QUartus-13.0.1.232-WINDOW

    QUartus-13.0.1.232-window

    标签: PLUS MAX 操作

    上传时间: 2013-04-15

    上传用户:eeworm

  • QUartusII入门例子.rar

    QUartus II入门例子

    标签: QUartusII

    上传时间: 2013-05-22

    上传用户:xmsmh

  • QUartusII中文教程.zip

    比较全的QUartus II 中文教程 目录 第一章 可编程逻辑设计流程 第二章 设计输入 第三章 综合 第四章 仿真 第五章 布局布线 第六章 ······ ···· 第十五章 文档和其他资源

    标签: QUartusII zip 教程

    上传时间: 2013-06-14

    上传用户:lingduhanya

  • 全数字超声诊断系统部分核心算法的FPGA实现.rar

    60年代初,国际上首次将B超诊断仪应用于临床诊断,40多年来B超诊断仪的发展极为迅速。随着数字信号处理及计算机技术的发展,目前国际上先进水平的超声诊断设备几乎每一个环节都包含着数字信号处理的内容,研制全数字化的超声诊断设备已成为发展趋势。 @@ 基于FPGA及嵌入式操作系统的全数字超声诊断系统具有技术含量高、便携的特点,可用数字硬件电路来实现数据量极其庞大的超声信息的实时处理。 @@ 本文从超声诊断原理入手,在对超声诊断系统中的几个关键技术进行分析的基础上,重点研究开发超声诊断系统中数字信号处理部分的两个核心算法。以FPGA芯片为载体,在QUartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证,分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。另外,采用Verilog HDL语言对应用于图像显示模块的SPI接口进行了编程设计,编译下载至FPGA中,最终实现了与ARM A8的OMPG3530板之间高速串行数据的传输。 @@ 采用在单片FPGA芯片内实现数字式超声诊断部分核心算法并与高性能ARMA8处理器相配合的数字信号处理解决方案,具有高速度、高精度、高集成度、便携的特点,为全数字化便携超声诊断设备的研制打下了基础。 @@关键词:超声诊断系统;FPGA;数字FIR滤波器;CORDIC算法;SPI总线

    标签: FPGA 全数字 超声诊断系统

    上传时间: 2013-07-07

    上传用户:hxy200501

  • 基于FPGA函数信号发生器的设计与实现.rar

    任意波形发生器已成为现代测试领域应用最为广泛的通用仪器之一,代表了信号源的发展方向。直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术,其查表合成波形的方法可以满足产生任意波形的要求。由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性,能有效地实现DDS技术,极大的提高函数发生器的性能,降低生产成本。 本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程,接着分析了整个设计中应处理的问题,根据设计原理就功能上进行了划分,将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。最后就这三个部分分别详细地进行了阐述。 在实现过程中,本设计选用了Altera公司的EP2C35F672C6芯片作为产生波形数据的主芯片,充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了三星公司的上S3C2440作为控制芯片。本设计中,FPGA芯片的设计和与控制芯片的接口设计是一个难点,本文利用Altera的设计工具QUartusⅡ并结合Verilog—HDL语言,采用硬件编程的方法很好地解决了这一问题。论文最后给出了系统的测量结果,并对误差进行了一定分析,结果表明,可输出步进为0.01Hz,频率范围0.01Hz~20MHz的正弦波、三角波、锯齿波、方波,或0.01Hz~20KHz的任意波。通过实验结果表明,本设计达到了预定的要求,并证明了采用软硬件结合,利用FPGA技术实现任意波形发生器的方法是可行的。

    标签: FPGA 函数信号发生器

    上传时间: 2013-08-03

    上传用户:1079836864

  • 基于FPGA的电压波动与闪变测量的数字化实现研究.rar

    随着我国工业和国民经济的快速发展,电网负荷急剧增加,特别是冲击性、非线性负荷所占比重不断加大,使得供电电压发生波动和闪变,严重影响着电网的电能质量。根据国际电工委员会(IEC)电磁兼容(EMC)标准IEC61000-3-7以及国标GB12326-2000,电压波动和闪变己成为衡量电能质量的重要指标。 电压波动和闪变作为衡量电能质量的重要指标,能更直接、迅速地反映出电网的供电质量。然而,目前国内还没有很好的电压波动与闪变测量的数字信号处理方法。为此,论文在深入研究电压波动和闪变测量技术的基础上,提出一种基于Simulink/DSP Builder的数字信号处理的FPGA设计方法,利用DSP Builder工具将Simulink的模型文件(.mdl)转化成通用的硬件描述语言VHDL文件,避免了VHDL语言手动编写系统的烦琐过程,从而能够将更多精力集中于系统算法的优化上。该方法充分利用Matlab/Simulink系统建模的优势,同时也能够发挥FPGA并行执行速度快、测量精度高的优点。 论文首先介绍了电压波动和闪变的基木概念、特征量,阐述了电压波动与闪变的测量原理,分析比较了现有测量方法和装置的特点和优劣。然后依据电压波动与闪变测量的IEC标准以及国家标准,在对电压波动与闪变测量模拟仿真的基础上研究其数字化实现方法,即采用数字滤波的方式在Simulink/DSP Builder工具下设计电压波动与闪变测量系统的数字模型。同时在ModelSim SE6.1d软件下进行了系统功能仿真,并且在Altera公司的FPGA设计软件QUartusⅡ6.0下进行了系统时序仿真。 仿真结果表明,基于Simulink/DSP Builder窗口化的数字信号处理的FPGA设计方案,设计简单、快捷高效,能够满足电压波动和闪变测量最初的系统设计要求,为进一步从事电压波动和闪变测量研究提供了一种全新的设计理念,具有一定的理论与现实意义。

    标签: FPGA 电压波动 测量

    上传时间: 2013-07-10

    上传用户:笨小孩

  • 基于FPGA的IDE固态硬盘控制器的设计与实现.rar

    固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质,不需要浪费大量的寻道时间,因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构,因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展,固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景,通过可编程逻辑器件FPGA,基于ATA协议并使用硬件编程语言verilog,设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作,从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一:论文从固态硬盘的基本结构出发,分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求,并概括了IDE控制器设计的要点和难点;第二:论文设计了IDE控制器的总体功能框架,将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块,并分析了各个子功能模块的基本工作原理和具体功能设计;第三:论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码,同时给出了主要子功能模块的时序仿真图;最后,论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现,并通过SAS逻辑分析仪和QUartusⅡ对IDE控制器进行了功能测试和分析,验证了本论文设计的正确性。

    标签: FPGA IDE 固态硬盘

    上传时间: 2013-07-31

    上传用户:liangrb