虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

QR码

  • Ascii码的88点阵数据.rar

    Ascii码的8*8点阵数据,竖着排的。 code unsigned char asc5x8dot[96][5]={//ASC码0x20~0x7f

    标签: Ascii 点阵 数据

    上传时间: 2013-04-24

    上传用户:HGH77P99

  • LWIP源码.rar

    LWIP是免费、开源的IP协议栈源码,可以移植到ucos等操作系统中使用。

    标签: LWIP 源码

    上传时间: 2013-04-24

    上传用户:jiiszha

  • 2005年全国电子大赛作品文集含源码.rar

    2005年全国电子大赛作品文集含源码;2005年全国电子大赛作品文集含源码

    标签: 2005 全国电子 大赛

    上传时间: 2013-06-30

    上传用户:fallen_leaves

  • ucosII在ATmega16上的移植源码.rar

    基于AVR系列的小操作系统ucosII在ATmega16上的移植源码.rar

    标签: ucosII ATmega 16

    上传时间: 2013-07-19

    上传用户:chfanjiang

  • C语言实战105例源码.zip

    C语言实战105例源码,是初学者不可多得的好资料

    标签: 105 zip C语言 源码

    上传时间: 2013-04-24

    上传用户:yangzhiwei

  • CRC16校验码计算器v1.2.rar

    modbus-rtx crc16校验码

    标签: CRC 16 校验码

    上传时间: 2013-06-20

    上传用户:dongqiangqiang

  • 三个串口助手源码.rar

    串口助手源码 串口助手源码 串口助手源码 串口助手源码

    标签: 串口助手 源码

    上传时间: 2013-04-24

    上传用户:asasasas

  • 基于FPGA利用FFT算法实现GPSCA码捕获的研究.rar

    随着中国二代导航系统的建设,卫星导航的应用将普及到各个行业,具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中,对于成熟技术将利用ASIC芯片进行批量生产,该芯片是专用芯片,一旦制造成型不能改变。但是对于正在研究的接收机技术,特别是在需要利用接收机平台进行提高接收机性能研究时,利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果,一旦成熟可以很方便的移植到ASIC芯片,进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路,着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素,尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此,本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法,采用自顶向下的方法对系统进行总体功能划分和结构设计,并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台,以ISE9.2i为软件开发平台,采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法,将信号的采样率降低到1.024 MHz,在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕,给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率,符合GPS后续跟踪的要求。 同时,由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的,所以在设计时,合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求,详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源,能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分,对接收机的设计具有一定的参考价值。

    标签: GPSCA FPGA FFT

    上传时间: 2013-07-22

    上传用户:user08x

  • UBoot源码分析及在S3C2440的移植过程.rar

    UBoot源码分析及在S3C2440的移植过程

    标签: S3C2440 UBoot 源码分析

    上传时间: 2013-04-24

    上传用户:CETM008

  • 基于FPGA的Turbo码编译码器设计.rar

    作为性能优异的纠错编码,Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准,该标准把Turbo码是作为前向纠错体制,但Turbo码的译码算法比较复杂并且需要多次迭代,这造成Turbo码译码延时大,译码速度慢,因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化,加速,使其转化成为适合在硬件上实现的算法,将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点: 其一,提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下,自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明:该自适应迭代译码方案能够根据信道的变化自动调整迭代次数,在保证译码性能基本上没有损失的情况下,有效减少译码时间,明显提高译码速度。 其二,根据得到的信道自适应迭代译码方案,借助Xilinx公司Spartan3 FPGA硬件平台,使用Verilog硬件描述语言,将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现,得到硬件电路,并对得到的译码器硬件电路进行测试。 测试结果表明:随着信道的变化,硬件电路的译码速度也随之自动变化,信噪比越高译码速度越快,并且硬件译码器性能(误比特率)与实验仿真基本一致。

    标签: Turbo FPGA 编译码器

    上传时间: 2013-05-31

    上传用户:huyiming139