虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Q-FTB102-2005车辆产品零部件可追溯性标识规定

  • GB-T4677.10-1984 印制板可焊性测试方法

    GB-T4677.10-1984 印制板可焊性测试方法

    标签: 4677.10 GB-T 1984 印制板

    上传时间: 2013-04-15

    上传用户:eeworm

  • SMT印制电路板的可制造性设计与审核-296页-8.9M-ppt.rar

    专辑类----PCB及CAD相关资料专辑 SMT印制电路板的可制造性设计与审核-296页-8.9M-ppt.rar

    标签: M-ppt SMT 296 8.9

    上传时间: 2013-05-30

    上传用户:wsh1985810

  • SMT印制电路板的可制造性设计与审核-296页-8.9M-ppt.ppt

    专辑类-PCB及CAD相关资料专辑-174册-3.19G SMT印制电路板的可制造性设计与审核-296页-8.9M-ppt.ppt

    标签: M-ppt SMT 296 8.9

    上传时间: 2013-08-01

    上传用户:wyaqy

  • 基于FPGA的可测性设计方法研究

    现场可编程门阵列(FPGA)是一种现场可编程专用集成电路,它将门阵列的通用结构与现场可编程的特性结合于一体,如今,FPGA系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用,它在数字系统中的作用日益变得重要,它所要求的准确性也变得更高。因此,对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着FPGA器件的迅速发展,FPGA的密度和复杂程度也越来越高,使大量的故障难以使用传统方法进行测试,所以人们把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决测试问题开辟了新的有效途径,而边界扫描测试方法是其中一个重要的技术。 本文对FPGA的故障模型及其测试技术和边界扫描测试的相关理论与方法进行了详细的探讨,给出了利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型。论文中首先讨论边界扫描测试中的测试优化问题,总结解决两类优化问题的现有算法,分别对它们的优缺点进行了对比,进而提出对两种现有算法的改进思想,并且比较了改进前后优化算法的性能。另外,本文还对FPGA连线资源中基于边界扫描测试技术的自适应完备诊断算法进行了深入研究。在研究过程中,本文基于自适应完备诊断的思想对原有自适应诊断算法的性能进行了分析,并将独立测试集和测试矩阵的概念引入原有自适应诊断算法中,使改进后的优化算法能够简化原算法的实现过程,并实现完备诊断的目标。最后利用测试仿真模型证明了优化算法能够更有效地实现完备诊断的目标,在紧凑性指标与测试复杂性方面比现在算法均有所改进,实现了算法的优化。

    标签: FPGA 可测性设计 方法研究

    上传时间: 2013-06-30

    上传用户:不挑食的老鼠

  • PCB可制造性设计

    在pcb设计中,对于可制造性设计需要认真对待,值得大家学习

    标签: PCB 可制造性

    上传时间: 2013-06-07

    上传用户:dialouch

  • 数字集成电路与嵌入式内核系统可测试性设计(影印版)

    ·书中包括的索引使你能够根据自己的需要,直接阅读你所关注的内容。主要内容包括:设计核心,关注嵌入核心和嵌入存储器;系统集成和超大规模集成电路的设计问题;AC扫描、正常速度扫描和嵌入式可测试性设计;内建、自测试、含内存BIST、逻辑BIST及扫描BIST;虚拟测试套接字和隔离测试 ·重用设计,包括重用和隔离测试;用VSIA和IEEE P1500标准处理测试问题。 书中穿插的整幅图解直接来自作者的教学材

    标签: 数字集成电路 嵌入式 内核

    上传时间: 2013-04-24

    上传用户:sjb555

  • FPGA和DSP的设计可靠性及可维护性对比

    FPGA和DSP的设计可靠性及可维护性对比.pdf

    标签: FPGA DSP 可靠性 对比

    上传时间: 2013-08-28

    上传用户:pei5

  • PCB的可制造性与可测试性

    PCB的可制造性与可测试性,很详细的pcb学习资料。

    标签: PCB 可制造性 测试

    上传时间: 2014-06-22

    上传用户:熊少锋

  • PCB可测性设计布线规则之建议―从源头改善可测率

    P C B 可测性设计布线规则之建议― ― 从源头改善可测率PCB 设计除需考虑功能性与安全性等要求外,亦需考虑可生产与可测试。这里提供可测性设计建议供设计布线工程师参考。1. 每一个铜箔电路支点,至少需要一个可测试点。如无对应的测试点,将可导致与之相关的开短路不可检出,并且与之相连的零件会因无测试点而不可测。2. 双面治具会增加制作成本,且上针板的测试针定位准确度差。所以Layout 时应通过Via Hole 尽可能将测试点放置于同一面。这样就只要做单面治具即可。3. 测试选点优先级:A.测垫(Test Pad) B.通孔(Through Hole) C.零件脚(Component Lead) D.贯穿孔(Via Hole)(未Mask)。而对于零件脚,应以AI 零件脚及其它较细较短脚为优先,较粗或较长的引脚接触性误判多。4. PCB 厚度至少要62mil(1.35mm),厚度少于此值之PCB 容易板弯变形,影响测点精准度,制作治具需特殊处理。5. 避免将测点置于SMT 之PAD 上,因SMT 零件会偏移,故不可靠,且易伤及零件。6. 避免使用过长零件脚(>170mil(4.3mm))或过大的孔(直径>1.5mm)为测点。7. 对于电池(Battery)最好预留Jumper,在ICT 测试时能有效隔离电池的影响。8. 定位孔要求:(a) 定位孔(Tooling Hole)直径最好为125mil(3.175mm)及其以上。(b) 每一片PCB 须有2 个定位孔和一个防呆孔(也可说成定位孔,用以预防将PCB反放而导致机器压破板),且孔内不能沾锡。(c) 选择以对角线,距离最远之2 孔为定位孔。(d) 各定位孔(含防呆孔)不应设计成中心对称,即PCB 旋转180 度角后仍能放入PCB,这样,作业员易于反放而致机器压破板)9. 测试点要求:(e) 两测点或测点与预钻孔之中心距不得小于50mil(1.27mm),否则有一测点无法植针。以大于100mil(2.54mm)为佳,其次是75mil(1.905mm)。(f) 测点应离其附近零件(位于同一面者)至少100mil,如为高于3mm 零件,则应至少间距120mil,方便治具制作。(g) 测点应平均分布于PCB 表面,避免局部密度过高,影响治具测试时测试针压力平衡。(h) 测点直径最好能不小于35mil(0.9mm),如在上针板,则最好不小于40mil(1.00mm),圆形、正方形均可。小于0.030”(30mil)之测点需额外加工,以导正目标。(i) 测点的Pad 及Via 不应有防焊漆(Solder Mask)。(j) 测点应离板边或折边至少100mil。(k) 锡点被实践证实是最好的测试探针接触点。因为锡的氧化物较轻且容易刺穿。以锡点作测试点,因接触不良导致误判的机会极少且可延长探针使用寿命。锡点尤其以PCB 光板制作时的喷锡点最佳。PCB 裸铜测点,高温后已氧化,且其硬度高,所以探针接触电阻变化而致测试误判率很高。如果裸铜测点在SMT 时加上锡膏再经回流焊固化为锡点,虽可大幅改善,但因助焊剂或吃锡不完全的缘故,仍会出现较多的接触误判。

    标签: PCB 可测性设计 布线规则

    上传时间: 2014-01-14

    上传用户:cylnpy

  • Linux内核可移植性

    Linux内核可移植性

    标签: Linux 内核 可移植性

    上传时间: 2013-10-17

    上传用户:stvnash