虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Pads-HotKey-Editor

  • pads2007基本错误~检修

    pads

    标签: pads 2007 错误 检修

    上传时间: 2013-10-20

    上传用户:天空说我在

  • PADS2007教程

    介绍PADS学习入门

    标签: PADS 2007 教程

    上传时间: 2013-11-05

    上传用户:tfyt

  • PADs Layout教程

    基础的也很实用哦!

    标签: Layout PADs 教程

    上传时间: 2013-10-17

    上传用户:1037540470

  • PADS2007中埋盲孔的设计

    关于PADS中多层板埋盲孔的设计!

    标签: PADS 2007 盲孔

    上传时间: 2013-11-10

    上传用户:y13567890

  • PCB资料转换工具

    可以用此工具将PROTEL,ORCAD等PCB资料,转换成PADS所需格式。

    标签: PCB 转换

    上传时间: 2013-10-19

    上传用户:changeboy

  • OrCAD与PADS的同步实现方法

    PCB 原理图

    标签: OrCAD PADS 实现方法

    上传时间: 2013-10-29

    上传用户:dudu121

  • pcb布线经验精华

    不错的用PADS布线的资料

    标签: pcb 布线 经验

    上传时间: 2013-11-01

    上传用户:wpwpwlxwlx

  • PADS2007快捷键

    文档包含了我们使用PADS时所需用到的快捷方式

    标签: PADS 2007 快捷键

    上传时间: 2013-11-24

    上传用户:zjc0413

  • Pads Router布线技巧分享

        当设计高速信号PCB或者复杂的PCB时,常常需要考虑信号的干扰和抗干扰的问题,也就是设计这样的PCB时,需要提高PCB的电磁兼容性。为了实现这个目的,除了在原理图设计时增加抗干扰的元件外,在设计PCB时也必须考虑这个问题,而最重要的实现手段之一就是使用高速信号布线的基本技巧和原则。   高速信号布线的基本技巧包括控制走线长度、蛇形布线、差分对布线和等长布线,使用这些基本的布线方法,可以大大提高高速信号的质量和电磁兼容性。下面分别介绍这些布线方法的设置和操作。

    标签: Router Pads 布线技巧

    上传时间: 2013-11-08

    上传用户:座山雕牛逼

  • pcb layout design(台湾硬件工程师15年经验

    PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

    标签: layout design pcb 硬件工程师

    上传时间: 2013-10-22

    上传用户:pei5