本文结合XBZ智能箱式变电站的研究和开发，提出了基于CAN总线的箱式变电站综合自动化系统，主要内容如下： (1)总体介绍箱式变电站的一次方案设计、综合自动化的系统结构、功能以及技术参数分析。 (2)对CAN总线技术进行研究分析，在此基础上制订了自定义应用层的CAN总线通信协议，该协议是综合自动化系统内进行数据通信的基础。 (3)讨论交流采样的工作原理和电量参数测量理论，包括交流采样同步方法，电参数计算公式，有效值开方运算的讨论。 (4)根据箱式变电站综合自动化的要求，对智能测控单元进行了全面的软硬件设计。 (5)讨论OPC技术的应用并设计一个OPC数据访问服务器，OPC数据服务器能使监控软件与智能测控单元数据通信协议无关，使监控主站成为开放软件平台。 调试与测试结果表明本文所研制的系统交流采样达到设计精度要求、CAN总线工作正常，这在一定程度上验证了设计的有效性和正确性。
上传时间： 2013-04-24
上传用户：朗朗乾坤
继电保护装置是保证电力系统安全稳定运行的重要装置之一，近几年来，随着变电站综合自动化技术的发展及其在全国变电站的推广，研究和开发集保护、测量、控制和通讯于一体的微机测控保护装置已成为各国电力部门的普遍要求。 本文首先对研究丌发的35kV线路微机测控保护装置的软硬件做了简述，介绍了本装置所采用的保护算法，并给出了保护的流程图和逻辑框图。随后介绍了我国变电站自动化通信系统中正在应用的几种常用电力远动规约，详细介绍了目前使用比较广泛的继电保护通信规约IEC 60870-5-103，对规约的应用层功能、链路传输规则、103规约三层参考模型及通讯帧格式进行了详细的分析，并给出了103规约在35kV线路微机测控保护装置上的实现，上位机软件基于Visual C++6.0编程，采用SQLServer作为数据库服务器软件。 最后，本文对装置进行了专业测试，测试结果表明，本装置能实现基本的保护功能以及实现遥控、遥信、遥测等通信功能，与传统微机保护装置相对比本装置具有测量精度高、动作迅速可靠、可以进行远程通信等优点。
上传时间： 2013-04-24
上传用户：huyanju
射频识别技术是一种自20 世纪80 年代新兴的自动识别技术。它是利用无线射频方式进行非接触双向数据通信。相对于普遍应用的13.56MHz 射频识别系统，本设计中的868MHz 射频识别系统有着更多的优点：读写距离远，阅读速度快等，是目前国际上RFID产品发展的热点。 本课题研究的内容包括研究符合ISO18000－6 标准的超高频RFID 电子标签的主要特点、结构、工作原理及读写方法, 重点在于与其相应读卡器的设计方案, 包括读卡器的硬件电路设计、软件程序流程以及与上位机通信的实现。 在硬件设计中，选用ATMEL 公司的AVR 单片机ATmega8 作为主控制器，设计了主控、复位、串行通信等电路。并以RFM 公司开发的TRC101 为射频收发芯片进行了射频收发模块的设计。 软件设计采用模块化编程和结构化编程的思想，单片机编程语言为汇编语言，与上位机串行通信采用Visual Basic 编程。经过测试，误码率较低，编制的防冲突程序实现了基于随机二进制算法的防冲突功能。 本设计具有可靠性高，模块化设计等特点，通过验证,满足标准要求，达到了预期的目的，并证明了本设计性能的稳定性和可靠性。
上传时间： 2013-04-24
上传用户：lili1990
充电系统对于实际的电动汽车而言是不可缺少的子系统，当蓄电池的电能用完之后，就必须使用充电系统对电池进行再充电。对于这种电动车充电系统的监控，目前国内尚处于起步阶段。 本文以电动车充电站的建设为背景，对充电机监控系统的通信总线和上位机软件设计进行了研究。首先介绍了系统的整个网络规划，然后对工业现场总线的特点、CAN2.0总线技术、涉及到的通信协议分别做了详细的描述，重点介绍了CAN总线的相关设计和系统的硬件、软件设计及实验结果。设计过程中参考了目前比较成熟的CAN2.0与J1939协议，并创新性的将这一用于汽车内部的通信总线移植到充电站内充电机与上位机之间的通信系统中。整个设计的创新在于将CAN总线这一现有成熟技术应用在充电站监控系统建设这一新领域，成功的实现了总线的移植。 整个系统中，系统前端执行数据采集、充电控制等任务，同时通过CAN总线和以太网分别实现前端数据采集模块与监控计算机、监控计算机与数据服务器的数据传输，实现站内充电机的统一监控。本文围绕系统整体网络组建，CAN网络通信以及系统软硬件设计进行了讨论，并提供了一套完整的、先进的、可行的充电机监控系统通信总线及软件的解决方案。这种监控方案提高了系统通信的实时性、准确性、安全性，同时极大的提高了充电工人的工作效率。 目前系统的各项参数及功能已在实验室测试完毕，性能已基本达到设计目标，即将被用于奥运会电动汽车充电站的建设。
上传时间： 2013-04-24
上传用户：gtzj
通信与信息技术行业飞速发展，已成为我国支柱产业之一。随着该行业的迅速发展，社会对具备实际动手能力人才的需求也不断增加，高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源，随着EDA技术的发展，实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容，加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势，适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点，采用FPGA技术设计出集验证性和设计性于一体，具备较高的综合性和系统性的通信原理实验系统。 本系统提供了一个开放性的硬件、软件平台，从培养学生实际动手能力出发，利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容，还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。 本文结合数字通信系统基本模型，把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中，模拟信号源采用DDS技术，能够生成非常高的频率精度，可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器，形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术，具备良好的载波跟踪特性，利用对载波相位不敏感 的Gardner算法跟踪位同步信号。 本文首先介绍了通信原理实验系统的研究现状和意义；然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容，分别列出各实验的数字化实现模型；继而根据各模块资源需求选取合适FPGA芯片，并给出硬件设计方案；最后，给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确，且功能和技术指标满足设计要求。 关键词：通信原理，实验系统，FPGA，DDS，多体制调制解调，全数字COSTAS环，位同步
上传时间： 2013-07-07
上传用户：evil
随着列车自动化控制和现场总线技术的发展，基于分布式控制系统的列车通信网络技术TCN（IEC-61375）在现代高速列车上得到广泛应用。TCN协议将列车通信网络分为绞线式列车总线WTB和多功能车辆总线MVB，其中WTB实现对开式列车中的互联车辆间的数据传输和通信，MVB实现车载设备的协同工作和互相交换信息。 本文介绍了国内外列车通信网络的发展情况和各自优势，分析了MVB一类设备底层协议。研究利用FPGA实现MVB控制芯片MVBC，用ARM作为微处理器实现MVB一类设备的嵌入式解决方案。其中，在FPGA芯片中主要采用自顶向下的设计方法，RLT硬件描述语言实现MVB控制芯片MVBC一类设备的主要功能，包括帧编码器、帧解码器和逻辑接口单元。ARM主要完成了软件程序的编写和实时操作系统的移植。在eCos实时操作系统上，完成了驱动和上层应用程序，包括端口初始化、端口配置、帧收发指令和报文分析。 为了验证设计的正确性，在设计的硬件平台基础上，搭建了MVB通信网络的最小系统，对网络进行系统功能测试。测试结果表明：设计方案正确，达到了设计的预期要求。
上传时间： 2013-08-03
上传用户：bruce5996
FPGA作为新一代集成电路的出现，引起了数字电路设计的巨大变革。随着FPGA工艺的不断更新与改善，越来越多的用户与设计公司开始使用FPGA进行系统开发，因此，PFAG的市场需求也越来越高，从而使得FPGA的集成电路板的工艺发展也越来越先进，在如此良性循环下，不久的将来，FPGA可以主领集成电路设计领域。正是由于FPGA有着如此巨大的发展前景与市场吸引力，因此，本文采用FPGA作为电路设计的首选。 @@ 随着FPGA的开发技术日趋简单化、软件化，从面向硬件语言的VHDL、VerilogHDL设计语言，到现在面向对象的System Verilog、SystemC设计语言，硬件设计语言开始向高级语言发展。作为一个软件设计人员，会很容易接受面向对象的语言。现在软件的设计中，算法处理的瓶颈就是速度的问题，如果采用专用的硬件电路，可以解决这个问题，本文在第一章第二节详细介绍了软硬结合的开发优势。另外，在第一章中还介绍了知识产权核心（IP Core）的发展与前景，特别是IP Core中软核的设计与开发，许多FGPA的开发公司开始争夺软核的开发市场。 @@ 数字电路设计中最长遇到的就是通信的问题，而每一种通信方式都有自己的协议规范。在CPU的设计中，由于需要高速的处理速度，因此其内部都是用并行总线进行通信，但是由于集成电路资源的问题，不可能所有的外部设备都要用并行总线进行通信，因此其外部通信就需要进行串行传输。又因为需要连接的外部设备的不同，因此就需要使用不同的串行通信接口。本文主要介绍了小型CPU中常用的三种通信协议，那就是SPI、I2C、UART。除了分别论述了各自的通信原理外，本文还特别介绍了一个小型CPU的内部构造，以及这三个通信协议在CPU中所处的位置。 @@ 在硬件的设计开发中，由于集成电路本身的特殊性，其开发流程也相对的复杂。本文由于篇幅的问题，只对总的开发流程作了简要的介绍，并且将其中最复杂但是又很重要的静态时序分析进行了详细的论述。在通信协议的开发中，需要注意接口的设计、时序的分析、验证环境的搭建等，因此，本文以SPI数据通信协议的设计作为一个开发范例，从协议功能的研究到最后的验证测试，将FPGA 的开发流程与关键技术等以实例的方式进行了详细的论述。在SPI通信协议的开发中，不仅对协议进行了详细的功能分析，而且对架构中的每个模块的设计都进行了详细的论述。@@关键词：FPGA；SPI；I2C；UART；静态时序分析；验证环境
上传时间： 2013-04-24
上传用户：vvbvvb123
由于移动环境的复杂性，无线信号在发送传输和接收过程中有很明显的衰落现象，特别是在高频无线通信中，多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术，Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式，多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集，且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统，介绍了其Rake接收机工作原理和设计思想，进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理，并描述了OFDM和CDMA结合的三种系统（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系统模型；接着，介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息，Rake接收机就是通过多个相关接收器接收多径信号中各路信号，通过信道估计和信道补偿消去信道因子的附加相位，并把他们合并在一起，以此来改善信号的信噪比和系统的可靠性；在此基础上，论文提出了一种多载波扩频通信系统的实现方案，并详细介绍了其Rake接收机实现原理，给出了最大比合并时各种分径数目下系统误码率的仿真图；最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加，系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著，且在多载波CDMA系统中其分集效果更好，实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致，时序通过，资源耗费不大，具有较大的实用价值。 @@关键词：多载波扩频通信，CDMA，Rake接收机，FPGA
上传时间： 2013-07-25
上传用户：axxsa
扩频通信，即扩展频谱通信技术(Spread Spectrum Communication)，它与光纤通信、卫星通信一同被誉为进入信息时代的三大高技术通信传输方式。 扩频通信是将待传送的信息数据用伪随机编码序列，也即扩频序列(SpreadSequence)调制，实现频谱扩展后再进行传输。接收端则采用相同的编码进行解调及相关处理，恢复出原始信息数据。 扩频通信系统与常规的通信系统相比，具有很强的抗人为干扰，抗窄带干扰，抗多径干扰的能力，并具有信息隐蔽、多址保密通信等特点。 现场可编辑门阵列FPGA(Field Programmable Gate Array)提供了极强的灵活性，可让设计者开发出满足多种标准的产品。FPGA所固有的灵活性和性能也可让设计者紧跟新标准的变化，并能提供可行的方法来满足不断变化的标准要求。 EDA 工具的出现使用户在对FPGA设计的输入、综合、仿真时非常方便。EDA打破了软硬件之间最后的屏障，使软硬件工程师们有了真正的共同语言，使目前一切仍处于计算机辅助设计(CAD)和规划的电子设计活动产生了实在的设计实体论文对扩频通信系统和FPGA设计方法进行了相关研究，并且用Altera公司的最新的FPGA开发平台QuartusII实现了一个基带扩频通信系统的发送端部分，最后用软件Protel99SE设计了相应的硬件电路。 该系统的设计主要分为两个部分。第一部分是用QuartusII软件设计了系统的VHDL语言描述代码，并对系统中每个模块和整个系统进行相应的功能仿真和时序时延仿真；第二部分是设计了以FPGA芯片EP1C3T144C8N为核心的系统硬件电路，并进行了相关测试，完成了预定的功能。
上传时间： 2013-07-26
上传用户：15679277906
国家863项目“飞行控制计算机系统FC通信卡研制”的任务是研究设计符合CPCI总线标准的FC通信卡。本课题是这个项目的进一步引伸，用于设计SCI串行通信接口，以实现环上多计算机系统间的高速串行通信。 本文以此项目为背景，对基于FPGA的SCI串行通信接口进行研究与实现。论文先概述SCI协议，接着对SCI串行通信接口的两个模块：SCI节点模型模块和CPCI总线接口模块的功能和实现进行了详细的论述。 SCI节模型包含Aurora收发模块、中断进程、旁路FIFO、接受和发送存储器、地址解码、MUX。在SCI节点模型的实现上，利用FPGA内嵌的RocketIO高速串行收发器实现主机之间的高速串行通信，并利用Aurora IP核实现了Aurora链路层协议；设计一个同步FIFO实现旁路FIFO；利用FPGA上的块RAM实现发送和接收存储器；中断进程、地址解码和多路复合分别在控制逻辑中实现。 CPCI总线接口包括PCI核、PCI核的配置模块以及用户逻辑三个部分。本课题中，采用FPGA+PCI软核的方法来实现CPCI总线接口。PCI核作为PCI总线与用户逻辑之间的桥梁：PCI核的配置模块负责对PCI核进行配置，得到用户需要的PCI核；用户逻辑模块负责实现整个通信接口具体的内部逻辑功能；并引入中断机制来提高SCI通信接口与主机之间数据交换的速率。 设计选用硬件描述语言VerilogHDL和VHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为SCI串行通信接口编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。最后，将FPGA设计下载到FC通信卡中运行，并利用ISE内嵌的ChipScope Pro虚拟逻辑分析仪对设计进行验证，运行结果正常。 文章最后分析传输性能上的原因，指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：竺羽翎2222
