altera的ip核，在sopcbuilder中添加后，在Niosii IDE中可以轻易实现对dm9000a网卡的控制。
标签： altera
上传时间： 2015-12-07
上传用户：Divine
altera的ip核，在sopcbuilder中添加后，在Niosii IDE中可以轻松控制vga的显示，十分难得哦！
标签： altera
上传时间： 2014-01-17
上传用户：sardinescn
该系统加入了led屏的硬件控制器，以Niosii为系统核心，以quartusII为平台，实现了sopc系统，可进行led屏的全彩控制。
上传时间： 2013-12-18
上传用户：BIBI
flash芯片的驱动，在Niosii里运用，在Niosii IDE里进行编译
上传时间： 2013-12-14
上传用户：zq70996813
* 一、功能: Timestamp驱动演示代码. * 二、该源码需要硬件开发板的支持,因为ISS对Timestamp定时器的模拟还不够精确 * 如果将该源码运行于ISS模式下,将得不到精确的结果 * 三、运行前提: * 1. 选择包含JTAG_UART和定时器的Niosii系统(ptf文件) * 其中的定时器要求: * (1) 具备可写的period寄存器 * (2) 具备可读的snapshot寄存器 * 2. 在系统库属性中完成下面的配置: * (1) 将stdout映射到JTAG_UART * (2) 将定时器映射为Timestamp时钟
上传时间： 2016-04-01
上传用户：diets
在DE2上显示时间的程序，包括年月日时分秒，可以设置开始时间，代码在Niosii IDE环境下编写
上传时间： 2016-06-23
上传用户：zhaiye
在DE2上显示时间的程序，包括年月日时分秒，可以设置开始时间，代码在Niosii IDE环境下编写的，这是完整的工程文件，可以运行的，是我自己做的课程设计。
上传时间： 2016-06-24
上传用户：来茴
KX_DVP3F型FPGA应用板/开发板（全套）包括： CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。 RS232串行接口；VGA视频口 高速SRAM 512KB。可用于语音处理，Niosii运行等。 配置Flash EPCS2， 10万次烧写周期 。 isp单片机T89S8253：MCS51兼容单片机，12KB在系统可编程Flash ROM，10万次烧 写周期；2KB在系统可编程EEPROM，10万次烧写周期；2.7V-5.5V工作电压；0-24MHz 工作时钟； 2数码管显示器、20MHz时钟源（可通过FPGA中的锁相环倍频）； 液晶显示屏（20字X4行）； 工作电源5V、3.3V、1.2V混合电压源，良好电磁兼容性主板。 配套示例程序、资料、编程软件光盘等。 4X4键盘，4普通按键，8可锁按键，8发光管 BlasterMV编程下载器和并口通信线，可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序
标签： FPGA CycloneII KX_DVP 61592
上传时间： 2014-01-08
上传用户：aa17807091
这些课件可以作为对FPGA有兴趣的人学习的入门资料，包含EDA的概述、FPGA结构与配置、VHDL语言、QuartusII软件、SOPC和Niosii嵌入式处理器设计、DSP Builder系统设计工具等内容
标签： FPGA
上传时间： 2013-12-23
上传用户：cuibaigao
This tutorial presents an introduction to Altera’s Nios R II processor, which is a soft processor that can be in- stantiated on an Altera FPGA device. It describes the basic architecture of Nios II and its instruction set. The Niosii processor and its associated memory and peripheral components are easily instantiated by using Altera’s SOPCBuilder in conjuction with the Quartus R II software.
标签： processor introduction tutorial presents
上传时间： 2014-12-08
上传用户：星仔
