串行数字接口SDI是目前使用最广泛的数字视频接口。它是遵循SMPTE-259M和EBtJ-Tech-3267标准制定的，己经被世界上众多数字视频设备生产厂家普遍采纳并作为标准视频接口，主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换矩阵和数字光端机等场合。 以往的SDI接口在实现方法上有成本高、灵活性低等缺点，针对这些不足，本文在研究串行数字接口工作原理的基础上，提出了一种基于FPGA的标清串行数字接口(SD-SDI)的设计方案，并使用SOPC Builder构成一个NIOS II处理器系统，将SDI接口以IP核形式嵌入到FPGA内部，从而提高系统的集成度，使之具有视频数据处理速度快、实时性强、性价比高的特点。具体研究内容包括： 1.在分析SDI接口的硬件结构和工作原理的基础上，提出了串行数字接口的嵌入式系统设计方法，完成了SDI接口卡的FPGA芯片内部配置以及驱动电路、均衡电路、电源电路等硬件电路设计。 2.采用软逻辑方法实现SDI接口的传输功能，进行了具体的模块化设计与仿真。 3.引入NIOS II嵌入式软核处理器对数据进行处理，设计了视频图像数据的采集程序。 该传输系统以Altera公司的Cyclone II EP2C35F672C8为核心芯片，通过发送和接收电路的共同作用，能够完成标清数字视频信号的传输，初步确立了以SDI接口为数据源的视频信号传输系统的整体模式和框架。
上传时间： 2013-04-24
上传用户：标点符号
近年来，在钢铁材质质量检测的研究领域，电磁无损检测方法以其非破坏性和简便快速的优点取得了大量成果，然而对于钢材及其制品的混料、硬度和裂纹质量检测还存在许多难题.如用传统检测平台检测钢铁件硬度的检测精度和速度都不够理想。 基于上述情况，论文将先进的SOPC技术应用到钢铁件的电磁无损检测中。SOPC技术将处理器、存储器、IO接口、各种外围设备等系统设计需要的部件集成到一个可编程逻辑器件上，构建成一个可编程的片上系统。 论文详细论述了基于FPGA的电磁无损检测试验装置的理论基础，并在此基础上给出了总体设计方案。全文着重叙述了系统的模拟部分，系统配置以及软件部分的整个设计过程。利用QuartusⅡ自定义外设和Avalon总线多主并行处理的特点，采用Vefilog HDL，语言实现激励信号发生器和高速数据采集器，使得信号激励和信号采集在同一片芯片中实现，从而提高了信号及信号处理的精确度。由于电磁检测对多种参数的敏感反应，必须抑制由此引入的多种因素的干扰，利用FIR数字滤波和相关方法从众多的干扰信号中提取出有效信号的幅度和相位，同时利用NIOSⅡC2H功能对滤波模块进行硬件加速处理，大大提高了信号处理的速度。利用最小二乘法建立回归方程模型进行无损检测。最后运用此电磁无损检测系统对轴承钢的硬度进行了定性测试，取得了较好的检测结果。 试验结果表明，将SOPC技术应用到电磁无损检测系统中，系统的检测速度和检测精度都有所提高，并使得整个系统在规模、可靠性、性能指标、开发成本、产品维护及硬件升级等多方面实现了优化。
上传时间： 2013-06-04
上传用户：13081287919
随着现代工业的高速发展，电力系统的非线性负荷日益增多，严重地污染了电网的环境，威胁着电网中的各种电气设备的安全经济运行，不论从保证电力系统和供电系统的安全经济运行或是从保证设备和人身的安全来看，对谐波污染造成的危害影响加以经常监测和限制都是极为迫切的。谐波测量是谐波治理的重要前提条件，也是分析解决谐波治理问题的基本问题。国内外已有各种谐波检测的研究，形成了多种谐波检测方法，基于快速傅立叶变化的FFT是当前谐波检测中应用最为广泛的一种谐波检测方法。特别是经过技术补偿后的FFT算法，在谐波检测中具有更好的性能。但该方法在实现上主要是采用通用DSP器件(比如TI公司产品)，其实时性不强，影响了检测性能。随着微电子技术和数字信号处理技术的发展，基于FPGA的数字信号处理具有高速、开发简便、易于形成ASIC等优势而得到了广泛的应用。论文在分析谐波测量方法的基础上，提出了基于FPGA实现电网谐波测量系统。以嵌入式处理器NIOSⅡ为核心，实现了电网谐波分析的周期图功率谱分析方法。在整个系统硬件设计的基础上，主要完成了基-28点、16点、32的FFT模块、完成了求模运算模块以及输出显示模块。通过比较仿真得到的方波、正弦信号的谱结构与实际系统输出的谱结构，验证了该实现方法的正确性。
上传时间： 2013-06-30
上传用户：无聊来刷下
随着各种非线性电力电子设备的大量应用，电网中的谐波污染日益严重。为了保证电力系统的安全经济运行，保证电气设备和用电人员的安全，治理电磁环境污染、维护绿色环境，研究实时、准确的电力谐波分析系统，对电网中的谐波进行实时检测、分析和监控，都具有重要的理论和工程实际意义。 目前实际应用的电力谐波分析系统大多是以单片机为核心组成。单片机运行速度慢，实时性较差，不能满足实际应用中对系统实时性越来越高的要求。另外，单片机的地址线和数据线位数较少，这使得由单片机构成的电力谐波分析系统外围电路庞大，系统的可靠性和可维护性上都大打折扣。 本文首先研究了电力谐波的产生，危害及国内外研究现状，对电力谐波检测中常用的各种算法进行分析和比较；然后介绍了FPGA芯片的特性和SOPC系统的特点，并分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性。综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况。 然后，对整个谐波处理器系统的框架及结构进行描述，包括系统的功能结构分配，外围硬件电路的结构及软件设计流程。其后，针对系统外围硬件电路、FFTIP核设计和SOPC系统的组建，进行详细的分析与设计。系统采用NIOSⅡ处理器核和FFT运算协处理器相结合的结构。FFT运算用专门的FFT运算协处理器核完成，使得系统克服的单片机系统实时性差和速度慢的缺点。FFTIP核采用现在ASIC领域的一种主流硬件描述语言VHDL进行编写，采用顺序的处理结构和IEEE浮点标准运算，具有系统简单、占用硬件资源少和高运算精度的优点。谐波分析仪系统组建采用SOPC系统。SOPC系统具有可对硬件剪裁和添加的特点，使得系统的更简单，应用面更广，专用性更强的优点。最后，给出了对系统中各模块进行仿真及系统生成的结果。
上传时间： 2013-04-24
上传用户：cy_ewhat
随着 EDA 技术及微电子技术的飞速发展，现场可编程门阵列(Field Programmable Gate Array，简称 FPGA)的性能有了大幅度的提高，FPGA的设计水平也达到了一个新的高度。基于FPGA的嵌入式系统设计为现代电子产品设计带来了更大的灵活性，以NIOS Ⅱ软核处理器为核心的SOPC(System on Programmable Chip)系统便是把嵌入式系统应用在FPGA上的典型例子，本文设计的指纹识别模块就是基于FPGA的NIOS Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程，实现NIOS Ⅱ对FPGA外围器件的控制，并对指纹处理算法进行了改进，研究了指纹识别算法到NIOS Ⅱ系统的移植。 本文首先阐述了指纹识别模块的SOPC设计方案，然后是对模块的详细设计。在硬件方面，完成了指纹识别模块的 FPGA 硬件设计，包括 FPGA 内部的NIOS Ⅱ系统硬件设计和 FPGA 外围电路设计。前者利用 SOPC Builder将NIOS Ⅱ处理器、指纹读取接口 UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成NIOSⅡ硬件系统，后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA 配置电路这些纯实物硬件设计，给出了设计方法和电路连接图。 在软件方面，包括下面两个内容： 完成 FPGA 外围器件程序设计，实现对外围器件的操作。 深入的研究了指纹识别算法。对指纹图像识别算法中的指纹图像滤波和匹配算法进行了分析，提出了指纹图像增强改进算法和匹配改进算法，通过试验，改进后的指纹图像滤波算法取得了较好的指纹图像增强效果。改进后的匹配算法速度较快，误识率较低。最后研究了指纹识别算法如何在FPGA中的NIOS Ⅱ系统的实现。
上传时间： 2013-06-12
上传用户：yx007699
可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而，Turbo码迭代译码复杂度大，导致其译码延时大，故而在工程中的应用受到一定限制，而并行Turbo译码可以很好地解决上述问题。本论文的主要工作是通过硬件实现一种基于帧分裂和归零处理的新型并行Turbo编译码算法。论文提出了一种基于多端口存储器的并行子交织器解决方法，很好地解决了并行访问存储器冲突的问题。 本论文在现场可编程门阵列(FPGA)平台上实现了一种基于帧分裂和篱笆图归零处理的并行Turbo编译码器。所实现的并行Turbo编译码器在时钟频率为33MHz，帧长为1024比特，并行子译码器数和最大迭代次数均为4时，可支持8.2Mbps的编译码数掘吞吐量，而译码时延小于124us。本文还使用EP2C35FPGA芯片设计了系统开发板。该开发板可提供高速以太网MAC／PHY和PCI接口，很好地满足了通信系统需求。系统测试结果表明，本文所实现的并行Turbo编译码器及其开发板运行正确、有效且可靠。 本论文主要分为五章，第一章为绪论，介绍Turbo码背景和硬件实现相关技术。第二章为基于帧分裂和归零的并行Turbo编码的设计与实现，分别介绍了编码器和译码器的RTL设计，还提出了一种基于多端口存储器的并行子交织器和解交织器设计。第三章讨论了使用NIOS处理器的SOC架构，使用SOC架构处理系统和基于NIOSII处理器和uC／0S一2操作系统的架构。第四章介绍了FPGA系统开发板设计与调试的一些工作。最后一章为本文总结及其展望。
上传时间： 2013-04-24
上传用户：ziyu_job1234
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写，是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点，被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强，本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中，服务器端实时采集摄像头传送的动态图像，进行JPEG编码，通过网络传送码流到客户端；客户端接收码流，经过JPEG解码，恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发，首先分析了系统开发平台，介绍FPGA的结构特点以及它的设计流程和指导原则；然后从JPEG图像压缩技术发展的历程出发，分析JPEG标准实现高压缩比高质量图像处理的原理；针对FPGA在算法实现上的特点，以及JPEG算法处理的原理，按照编码和解码顺序，研究设计了基于改进的DA算法的FDCT和IDCT变换，以及按发生频率进行优化的霍夫曼查找表结构，并且从系统整体上对JPEG编解码进行简化，以提高系统的处理性能。最后，通过分析NIOS嵌入式微处理器可定制特性，根据SOPC Builder中Avalon总线的要求，把图像采集，JPEG图像压缩和网络传输转变成用户自定义模块，在SOPC Builder下把用户自定义模块添加到系统中，由NIOS嵌入式软核的控制下运行，在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法，具有造价低功耗低，性能稳定，图像恢复后质量高等优点，适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作，对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码，进一步探索FPGA在数字图像处理上的优势所在，深入了解进行此类硬件模块设计的技术特点，是本课题的重要学术意义所在。
上传时间： 2013-04-24
上传用户：shangdafreya
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-06-10
上传用户：01010101
该论文基于NIOS Ⅱ软核处理器和Altera的FPGA技术，设计了一种便携式的振动频谱分析仪，用于旋转机械的故障监测和诊断。以SOPC技术为手段，将信号采集和信号处理电路通过可编程片上系统来实现，其特点是将对ADC的控制、数字信号的滤波、快速傅立叶变换的设计，通过FPGA芯片集成在一起，以NIOS Ⅱ来完成32位CPU的状态控制功能。工程机械、汽车车辆中都存在诸如发动机类的旋转机械，这类设备的异常振动往往会影响正常工作，严重时还会出现各种重大事故，该分析仪可以实时地或定期地对发动机、齿轮箱等旋转机械进行振动频谱分析和监测，运用于民用机械能产生非常好的经济效益。 该论文从四个方面进行了研究工作。其一，利用FPGA对ADC芯片的工作进行控制，使其在规定的时间内与DSP模块进行数据交换，并对ADC各引脚时序进行控制，使两者协调同步工作，编制了相应的VHDL语言程序。其二，采用SOPC Builder设计开发，实现了基于NIOS Ⅱ的32位CPU软核，创建了相应的C/C++和汇编的宏代码，使得软件可以访问用户自定义逻辑。对顶层设计产生的VHDL的RTL代码和仿真文件进行了综合、编译适配以及仿真。其三，配合Matlab和DSP Builder的强大功能进行DSP模块设计，开发出了FIR和FFT等功能模块，并且添加到SOPC系统中，使其可以由NIOS Ⅱ很容易的调用。其四，在NIOS Ⅱ系统中添加了uC/OS Ⅱ操作系统，提高了整个系统的稳定性，并且降低了开发难度，提高了系统升级的能力。由于整个设计是基于FPGA开发的，所以该系统包括了所有FPGA系统的特点，包括并行的DSP处理、在系统可编程、升级简单等特点，极易使设计产品化。
上传时间： 2013-04-24
上传用户：amandacool
随着微电子技术的发展，国内外红外成像技术也得到了广泛的应用和研究。各国军方针对现代战争和未来信息战的新形势，对热成像技术提出了更高的要求，希望今后能研制出性能更佳、体积更小、分辨率和灵敏度更高、作用距离更远、价格更低的红外成像系统。 CCD 成像系统的关键技术是 CCD 器件设计和图像处理。本课题通过对CCD 图像处理技术的研究，采用嵌入式 NIOS Ⅱ+FPGA 的工作方式，充分发挥嵌入式 NIOS Ⅱ处理器灵活性和 FPGA 处理速度快的优点，构建出结构灵活、处理速度高以及功能完善的图像处理系统。该系统能同时实时实现两点校正算法、加权滤波算法、对比度增强算法以及疵点补偿等多项功能。 本系统成功应用于国内某研究所研制的目前国内最大型面阵 (PtSi 512×512) CCD 焦平面探测器成像组件中，得到了良好的成像效果；同时，由该处理系统构成的 InGaAs 成像组件也处于国内领先水平。从长远来看，该项技术应用于中电 44 所多种成像组件项目的研究中，推动了 PtSi 256×256、PtSi 512×512 焦平面探测器成像组件以及 4096×96TDI CCD 成像组件的工程化应用进程。
上传时间： 2013-05-22
上传用户：元宵汉堡包
