NC-Verilog

flash接口控制器的VHDL以及verilog源代码和Testbench程序

flash接口控制器的VHDL以及verilog源代码和Testbench程序

标签： Testbench verilog flash VHDL

上传时间： 2013-12-26

上传用户：netwolf
Verilog 语法速查手册

Verilog 语法速查手册，做成了一个页面形式，方便Verilog开发人员查询！

标签： Verilog 速查手册

上传时间： 2014-01-10

上传用户：songrui
verilog实现ALU的源代码

verilog实现ALU的源代码，并提供了一个详细的测试平台！

标签： verilog ALU 源代码

上传时间： 2015-03-23

上传用户：aysyzxzm
Verilog&Vhdl混语言对SDRAM的控制源代码

Verilog&Vhdl混语言对SDRAM的控制源代码，提供了很好的例子，顶层文件为sdrm.v！

标签： Verilog SDRAM Vhdl 语言

上传时间： 2015-03-23

上传用户：黑漆漆
verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，3-6章

标签： verilog hdl 135 C语言

上传时间： 2013-12-12

上传用户：rocketrevenge
verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，7-8章

标签： verilog hdl 135 C语言

上传时间： 2013-12-09

上传用户：cuiyashuo
verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，9-10章

标签： verilog hdl 135 C语言

上传时间： 2013-12-26

上传用户：qb1993225
verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，11-12章

标签： verilog hdl 135 C语言

上传时间： 2015-03-24

上传用户：zhaoq123
这是一个Verilog HDL编写的RISC cpu的程序

这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。

标签： Verilog RISC HDL cpu

上传时间： 2015-03-26

上传用户：qiao8960
减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。二、设计原理输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d

标签： Verilog 计数器 HDL 减

上传时间： 2015-03-28

上传用户：zycidjl