虫虫首页|资源下载|资源专辑|精品软件
登录|注册

Mu

  • 从应用角度介绍了ADSP21160 DSP 芯片的基本性能, 并用ADSP21160 实现了基本的阵列信号测向算法- Mu S IC 算法1 着重讨论了如何利用ADSP21160 的结构和开发环境来

    从应用角度介绍了ADSP21160 DSP 芯片的基本性能, 并用ADSP21160 实现了基本的阵列信号测向算法- Mu S IC 算法1 着重讨论了如何利用ADSP21160 的结构和开发环境来提高程序的执行效率, 满足系统设计的要求。 关键词: SHARC DSP 阵列信号处理 Mu S IC 测向算法

    标签: 21160 ADSP DSP 算法

    上传时间: 2014-01-07

    上传用户:lht618

  • 奇迹 Mu 客户端 main 97 b补丁

    奇迹 Mu 客户端 main 97 b补丁,未跳np

    标签: main Mu 97 补丁

    上传时间: 2016-10-15

    上传用户:sxdtlqqjl

  • Mu窗口化源码VC

    Mu窗口化源码VC

    标签: 窗口 源码

    上传时间: 2014-01-06

    上传用户:xinzhch

  • pcm编码 有关线性、A律、Mu律的pcm编码的matlab实现

    pcm编码 有关线性、A律、Mu律的pcm编码的matlab实现

    标签: pcm matlab 编码 线性

    上传时间: 2013-12-29

    上传用户:frank1234

  • 基于Microchip ATSAMG55J19A-Mu ATWINC1500B 智能语音助手Alex

    基于Microchip ATSAMG55J19A-Mu ATWINC1500B 智能语音助手Alexa方案基于Microchip ATSAMG55J19A-Mu ATWINC1500B 智能语音助手Alexa方案

    标签: microchip 智能语音助手

    上传时间: 2022-01-01

    上传用户:XuVshu

  • 高增益低功耗恒跨导轨到轨CMOS运放设计

    基于CSMC的0.5 ΜmCMOS工艺,设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器,采用最大电流选择电路作为输入级,AB类结构作为输出级。通过cadence仿真,其输入输出均能达到轨到轨,整个电路工作在3 V电源电压下,静态功耗仅为0.206 mW,驱动10pF的容性负载时,增益高达100.4 dB,单位增益带宽约为4.2 MHz,相位裕度为63°。

    标签: CMOS 增益 低功耗 轨到轨

    上传时间: 2013-11-04

    上传用户:xlcky

  • 一种带振幅调节的晶体振荡器

    设计了一种带振幅控制的晶体振荡器,用于32 768 Hz的实时时钟。振幅调节环采用源接地振荡器形式来得到高的频率稳定性和低的功耗。使用MOS管电阻有效的减小了版图面积。电路在0.35 Μm、5 V CMOS工艺上实现,仿真和测试结果都能满足设计要求。

    标签: 振幅 调节 晶体振荡器

    上传时间: 2013-11-10

    上传用户:maricle

  • 用于UHF RFID阅读器的无电感巴伦LNA设计

    设计了一款用于UHF RFID射频前端接收机的高线性度LNA。该低噪声放大器采用噪声消除技术,具有单端输入差分输出的功能,能够同时实现输出平衡,噪声消除和非线性失真抵消,具有高的线性度。该电路采用TSMC 0.18 Μm工艺设计,芯片面积只有0.02 mm2。电源电压为1.8 V,总电流为8 mA,后仿真结果增益为19.2 dB,噪声因子为2.5 dB,输入1 dB压缩点为-5.2 dBm。

    标签: RFID UHF LNA 阅读器

    上传时间: 2014-01-21

    上传用户:kachleen

  • 基于第二代电流传输器的积分器设计

    介绍了一种基于低压、宽带、轨对轨、自偏置CMOS第二代电流传输器(CCII)的电流模式积分器电路,能广泛应用于无线通讯、射频等高频模拟电路中。通过采用0.18 Μm工艺参数,进行Hspice仿真,结果表明:电流传输器电压跟随的线性范围为-1.04~1.15 V,电流跟随的线性范围为-9.02~6.66 mA,iX/iZ的-3 dB带宽为1.6 GHz。输出信号的幅度以20dB/decade的斜率下降,相位在低于3 MHz的频段上保持在90°。

    标签: 电流传输器 积分器

    上传时间: 2014-06-20

    上传用户:lvchengogo

  • 带有增益提高技术的高速CMOS运算放大器设计

    设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线(Pipelined)ADC的运放。设计基于SMIC 0.25 Μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/Μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。

    标签: CMOS 增益提高 运算 放大器设计

    上传时间: 2014-12-23

    上传用户:jiiszha