虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

MsoNormal

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如图1所示。  

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2013-11-20

    上传用户:563686540

  • 华为FPGA设计流程指南

    本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是: l         在于规范整个设计流程,实现开发的合理性、一致性、高效性。 l         形成风格良好和完整的文档。 l         实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 l         便于新员工快速掌握本部门FPGA的设计流程。  

    标签: FPGA 华为 设计流程

    上传时间: 2013-11-09

    上传用户:cc1015285075

  • PCB走线的比例关系

    导线的电流承载值与导线线的过孔数量焊盘存在的直接关系(目前没有找到焊盘和过孔孔径每平方毫米对线路的承载值影响的计算公式,有心的朋友可以自己去找一下,个人也不是太清楚,不在说明)这里只做一下简单的一些影响到线路电流承载值的主要因素。

    标签: PCB 走线 比例

    上传时间: 2013-10-27

    上传用户:qiao8960

  • Cadence 使用参考手册

    作为流行的EDA工具之一,Cadence一直以来都受到了广大EDA工程师的青睐。然而Cadence的使用之繁琐,又给广大初学者带来了不少麻烦。作为一位过来人,本人对此深有体会。本着为初学者抛砖引玉的目的,本人特意编写了这本小册子,将自己数年来使用Cadence的经验加以总结,但愿会对各位同行有所帮助。本册子的本意在于为初学者指路,故不会对个别工具进行很详细的介绍,只是对初学者可能经常使用的一些工具加以粗略的介绍。其中可能还请各位同行加以指正。

    标签: Cadence 参考手册

    上传时间: 2013-11-23

    上传用户:aesuser

  • 模具CAD讲稿

    随着计算机软、硬件技术的快速发展,给人类生产、生活及传统的产品设计和生产组织模式都带来了深刻的变革,随着计算机应用领域的日益扩大,涌现了许多以计算机技术为基础的新兴学科,模具CAD/CAE/CAM便是其中之一。模具CAD/CAE/CAM是一门基于计算机技术而发展起来的、与机械设计和制造技术相互渗透、相互结合、多学科综合性的技术,随着计算机技术的迅速发展、数控机床的广泛应用及相关软件的日益完善,CAD/CAE/CAM技术在电子、机械、航空、航天、轻工等领域得到了广泛的应用。

    标签: CAD 模具

    上传时间: 2013-11-08

    上传用户:行旅的喵

  • proe关系式大全

    用了还是没用上的,大家都来看看啊,呵呵,希望对你会有所帮助   cos()余弦tan()正切sin()正弦sqrt()平方根 asin()反正弦acos()反余弦atan()反正切sinh()双曲线正弦 cosh()双曲线余弦tanh()双曲线正切 注释:所有三角函数都使用单位度。   log()以10为底的对数ln()自然对数 exp()e的幂abs()绝对值   ceil()不小于其值的最小整数 floor()不超过其值的最大整数 可以给函数ceil和floor加一个可选的自变量,用它指定要圆整的小数位数。带有圆整参数的这些函数的语法是: ceil(parameter_name或number,number_of_dec_places) floor(parameter_name或number,number_of_dec_places) 其中number_of_dec_places是可选值: 1、可以被表示为一个数或一个使用者自定义参数。如果该参数值是一个实数,则被截尾成为一个整数。 2、它的最大值是8。如果超过8,则不会舍入要舍入的数(第一个自变量),并使用其初值。 3、如果不指定它,则功能同前期版本一样。   使用不指定小数部分位数的ceil和floor函数,其举例如下: ceil(10.2)值为11 floor(10.2)值为11   使用指定小数部分位数的ceil和floor函数,其举例如下: ceil(10.255,2)等于10.26 ceil(10.255,0)等于11[与ceil(10.255)相同] floor(10.255,1)等于10.2 floor(10.255,2)等于10.26

    标签: proe

    上传时间: 2013-10-20

    上传用户:sevenbestfei

  • 数字成形滤波器设计及FPGA实现

    本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。首先介绍了数字成型滤波的应用意义并分析了模拟和数字两种硬件实现方法,接着介绍了成形滤波器设计所需要MATLAB软件,以及利用ISE system generator在FPGA上进行滤波器实现的优势。文中给出了成形滤波函数的数学模型,讨论了几种常用成形滤波函数的传输特性以及对传输系统信号误码率的影响。然后介绍了本次设计中使用到的数字成形滤波器设计的几种FIR滤波器结构。把各种设计方案进行仿真,比较仿真结果,最后根据实际应用的情况并结合设计仿真中出现的问题进行分析,得出各种设计结构的优缺点以及适合应用的场合。

    标签: FPGA 数字 成形 滤波器设计

    上传时间: 2013-10-22

    上传用户:tyler

  • 怎样将PROTEL格式的文件转换为AUTOCAD格式并打印

      在国内Protel软件一直大受欢迎,从DOS时代的Protel3.3(Autotrax 1.61)到现在具有EDA Client/Server (客户/服务器)即C/S“框架”体系结构的Protel98,它始终是PCB设计和制造领域的大众化工具软件,成为电子设计工作者们的首选。       在规范化的设计管理中,设计文件图样必须遵守相应的国家标准,如《电子产品图样绘制规则》、《设计文件管理制图》和《印制板制图》等,而由于Protel软件都是英文版,因此无法直接打印出符合国家标准的图纸,要将图纸规范化常用的方式是套打,即先将符合国家标准的表和汉字等打在纸上,再将该纸放入打印机,用Protel软件将印制板图打印其上,形成符合标准的文件,但这种做法效率很低,而且图形常会打偏,有时甚至会打反,经笔者试验,找到了一种简便的方法,使印制板图转换为AUTOCAD格式,再在AUTOCAD里一次性打印出符合标准的图纸。

    标签: AUTOCAD PROTEL 文件转换 打印

    上传时间: 2013-11-01

    上传用户:杏帘在望

  • ESD保护技术白皮书

    最新的HDMI I.3(高清晰度多媒体接口1.3)标准把以前的HDMI 1.0 - 1.2标准所规定的数据传送速度提高了一倍,每对差动信号线的速度达到3.4 Gbps。由于数据传送速度这么高,要求电路板的电容小,确保信号的素质很好,这给电路板的设计带来了新的挑战。在解决这个问题,实现可靠的静电放电(ESD)保护时,这点尤其重要。在HDMI系统设计中增加ESD保护时,如果选用合适的办法,就可以把问题简化。泰科电子的ESD和过电流保护参考设计,符合3.4 GHz的HDMI 1.3规范,达到IEC 61000-4-2关于ESD保护的要求,并且可以优化电路板的空间,所有这些可以帮助设计人员减少风险。本文探讨在HDMI 1.3系统中设计ESD保护的要求和容易犯的错误。 概述 在高清晰度视频系统中增加ESD保护,提出了许多复杂而且令人为难的问题,这会增加成本,会延长产品上市的时间。人们在选择ESD保护方案时,往往是根据解决这个问题的办法实现起来是否容易。不过,最简单的办法也许不可能提供充分的ESD保护,或者在电路板上占用的空间不能让人最满意。有些时候,在开始时看上去是解决ESD保护问题的最好办法,到了后来,会发现需要使用多种电路板材来保证时基信号达到要求。在实现一个充分的静电放电保护时,往往需要在尺寸、静电放电保护的性能以及实现起来是否容易这几方面进行折衷。一直到现在仍然是这样。

    标签: ESD 保护技术 白皮书

    上传时间: 2015-01-02

    上传用户:zhuimenghuadie

  • pcb layout规则

    LAYOUT REPORT .............. 1   目錄.................. 1     1. PCB LAYOUT 術語解釋(TERMS)......... 2     2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2     3. 基準點 (光學點) -for SMD:........... 4     4. 標記 (LABEL ING)......... 5     5. VIA HOLE PAD................. 5     6. PCB Layer 排列方式...... 5     7.零件佈置注意事項 (PLACEMENT NOTES)............... 5     8. PCB LAYOUT 設計............ 6     9. Transmission Line ( 傳輸線 )..... 8     10.General Guidelines – 跨Plane.. 8     11. General Guidelines – 繞線....... 9     12. General Guidelines – Damping Resistor. 10     13. General Guidelines - RJ45 to Transformer................. 10     14. Clock Routing Guideline........... 12     15. OSC & CRYSTAL Guideline........... 12     16. CPU

    标签: layout pcb

    上传时间: 2013-10-29

    上传用户:1234xhb