Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器
标签: 模具设计
上传时间: 2013-04-15
上传用户:eeworm
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品,设计输入可以原理图或硬件描述语言或有限状态机 方式
上传时间: 2013-07-22
上传用户:eeworm
Scirocco Scirocco是迄今为止性能最好的VHDL模拟器,并且是市场上唯一为SoC验证度身定制的模拟工具。它与VCS一样采用了革命性的模拟技术
上传时间: 2013-04-15
上传用户:eeworm
Debussy软件 Debussy是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool,这套软体主要不是用来跑模拟或看波形
上传时间: 2013-04-15
上传用户:eeworm
Visual IP Trace识别电脑黑客,验证网站和调查 IP 地址,踪迹分析报告提供详尽的信息,包括被估计网站的物理地址点,网络提供者和世界范围的 whois 信息。分析报告使得用户在递交保密的信息之前,踪迹证实一个网址一个电脑黑客或者嫌可疑的站点,报告互联网络滥用或者违法活
上传时间: 2013-06-28
上传用户:eeworm
用PrimeTime进行静态时序分析. §2.2 PrimeTime进行时序分析的流程 使用PrimeTime对一个电路设计进行静态时序分析,
标签: 自动变速器
上传时间: 2013-06-18
上传用户:eeworm
System Generator 8.1。用户将很快发现新版本带来的全新感觉。新版本中大大增强了Block Dialog Boxes的功能,许多模块的参数选择功能也得到了加强。
标签: 工程图
上传时间: 2013-06-02
上传用户:eeworm
1 首先安装CS3.3.38.2;2 安装升级包,安装次序:CCS_Patch_for_ccs3.3.49.exe、CCS_v3.3_SR11_81.6.2.exe、SR12_CCS_v3.3_SR_3.3.82.13.exe;安装blackhawk,驱动安装路路径必须和CCS的安装路径严格一致;
上传时间: 2013-04-15
上传用户:eeworm
Synplicity公司最新推出的一种验证工具,可以在FPGA工作时查看实际的节点信号,甚至可以像调试单片机一样,在HDL代码中设断点indentify是集成在synplify软件中的,你安装synplify后就会有indentify
上传时间: 2013-04-15
上传用户:eeworm
DSP软件内核开发工具Synplify DSP IT.SOHU.COM 2004-05-13 00:24 转自...【日经BP社报道】美国Synplicity公司日前上市了封装于FPGA中的DSP软件内核
上传时间: 2013-06-12
上传用户:eeworm