实现一个具有5段流水线结构的Mips-lite模拟器，该模拟器结构具有data forwarding，stall 处理等功能
上传时间： 2013-12-15
上传用户：Altman
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
基于FPGA流水线CPU控制器的设计与实现：在FPGA上设计并实现了一种具有MIPS风格的CPU硬布线控制器。
上传时间： 2013-08-06
上传用户：qw12
TTrialSoftware LITE时间限制的共享软件控件。(源代码，需注册）价格：$120。工作在：CB5 D5。作者：Martin。
标签： TTrialSoftware LITE 时间限制 控件
上传时间： 2015-01-05
上传用户：集美慧
psos for Mips bsp
上传时间： 2014-01-08
上传用户：chenxichenyue
psos for mips bsp
上传时间： 2015-01-07
上传用户：ztj182002
psos for mips bsp
上传时间： 2015-01-07
上传用户：远远ssad
mips 下的键盘驱动
上传时间： 2015-01-07
上传用户：1159797854
CZipFile is a lite library that allows you to get information about a zip archive. It is not able to decompress the files, but just retrieves the contents—the file name, file size, and so on.
标签： information CZipFile archive library
上传时间： 2013-12-13
上传用户：ruixue198909
mips下的ucos
上传时间： 2013-12-02
上传用户：ggwz258
