虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

MS-QuickBASIC

  • 单端10-bit SAR ADC IP核的设计

    本设计通过采用分割电容阵列对DAC进行优化,在减小了D/A转换开关消耗的能量、提高速度的基础上,实现了一款采样速度为1 MS/s的10-bit单端逐次逼近型模数转换器。使用cadence spectre 工具进行仿真,仿真结果表明,设计的D/A转换器和比较器等电路满足10-bit A/D 转换的要求,逐次逼近A/D转换器可以正常工作。

    标签: bit SAR ADC 10

    上传时间: 2013-11-21

    上传用户:chukeey

  • 数字电路设计中部分常见问题解析

    借助一个双向计时器的设计电路,以举例的形式对数字电路设计中3个方面的常见问题进行了较为详尽地分析,并提出了一些见解,即针对控制设计方面在分析了其实质要求的基础上提出解决问题的关键是选取合适的输入控制信号和正确列出真值表或状态表,针对时序方面通过比较同步和异步的特点并指出可采用同步的“分频”和异步的“级联”完成设计,而针对引脚方面则解析了一般芯片中几个特殊引脚并准确阐述了其所蕴含的不容易被理解的概念。

    标签: 数字 电路设计

    上传时间: 2013-11-11

    上传用户:bnfm

  • 新型文字电话中数字滤波器的设计

    文中介绍了应用在新型文字电话中的数字滤波器设计技术,这种电话使用了dsPIC33F系列微处理器。采用dsPIC单片机专用数字滤波器辅助设计软件包进行设计,把最佳CSD编码技术与Horner算法相结合对该滤波器进行优化。实验结果表明优化之后的滤波器大大缩短了滤波计算所需要的时间,更能满足系统实时通信的要求。

    标签: 文字电话 数字滤波器

    上传时间: 2013-11-11

    上传用户:cxl274287265

  • 基带成形滤波器的数字设计与实现

     根据基带成型滤波器的工作原理,文中设计出了一种基带成型滤波器的数字实现方案。该方案首先运用MATALB仿真工具得到信号基带成型后的仿真数据,并将仿真数据存储在FPGA中,然后通过查表操作实现了数字基带成型滤波器的功能。文中还给出了通过MODELSIM得到的信号基带成型后的仿真结果,仿真结果表明,由该方案所设计的基带成型滤波器可以很好地完成通信系统中信号的成型特性。

    标签: 基带成形滤波器 数字设计

    上传时间: 2013-11-09

    上传用户:563686540

  • 基于LMS算法与RLS算法的自适应滤波

    自适应信号处理的理论和技术已经成为人们常用滤波和去噪技术。文中讲述了自适应滤波的原理以及LMS算法和RLS算法两种基本自适应算法的原理及步骤。并用MATLAB分别对两种算法进行了自适应滤波仿真和实现。

    标签: LMS RLS 算法 自适应滤波

    上传时间: 2013-11-26

    上传用户:1051290259

  • HHT方法在探地雷达回波信号特征提取上的应用

    探地雷达回波信号是一种非平稳非线性信号,其中不仅包含地下埋藏物的目标信号,还包含有可能掩藏目标信号的直达波信号,给目标的识别带来困难。文中采用HHT方法对探地雷达回波信号进行特征分析,提取回波信号的IMF分量的瞬时频率作为特征向量。实验结果表明,用HHT方法提取特征可较好的避免直达波影响,该方法是可行而有效的,为进一步鉴别地下埋藏物提供了新的思想和方法。

    标签: HHT 探地雷达 回波信号 特征提取

    上传时间: 2013-10-22

    上传用户:hjkhjk

  • FPU加法器的设计与实现

    浮点运算器的核心运算部件是浮点加法器,它是实现浮点指令各种运算的基础,其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法,通过VHDL语言在QuartusII中进行设计和验证,此加法器通过状态机控制运算,有效地降低了功耗,提高了速度,改善了性能。

    标签: FPU 加法器

    上传时间: 2014-01-19

    上传用户:xauthu

  • 电磁导波激励脉冲群最佳重复频率确定

    电磁导波检测技术因其非接触耦合的特性已被广泛应用于各种金属管道无损检测领域中,但导波的激励脉冲群重复频率的确定长久以来却没有一个有效的解决方法。为此,本文提出了以有、无缺陷的重复脉冲群检测信号的相关性作为判别标准,选取电磁导波激励脉冲群最佳重复频率,并从检测信号特征提取和识别的角度验证了本文选取的激励脉冲群最佳重复频率可有效提高导波检测信号之间的区分度,减小检测信号间的干扰,提高缺陷识别的准确性。

    标签: 电磁导波 激励 脉冲群 重复

    上传时间: 2013-11-04

    上传用户:ywcftc277

  • 带有增益提高技术的高速CMOS运算放大器设计

    设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线(Pipelined)ADC的运放。设计基于SMIC 0.25 μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。

    标签: CMOS 增益提高 运算 放大器设计

    上传时间: 2014-12-23

    上传用户:jiiszha

  • 基于HVS的空域分块数字水印技术

     数字水印作为一种防护技术,在数字产品的保护认证方面越发显得重要,成为当前计算机领域研究的热点问题之一。提出了一种在空域采用分块重复嵌入水印信息和HVS相结合的水印技术。实验结果说明,分块技术在空域的使用提高了水印的嵌入强度和降低计算复杂度,该算法在抵抗旋转、裁剪、缩放方面等有较强能力;水印算法与HVS技术的有效性相结合,数字水印具有很好的掩蔽性。

    标签: HVS 分块 数字水印技术

    上传时间: 2013-10-23

    上传用户:qwerasdf