altera的几种新型的FPGA的配置方法和使用心得
上传时间： 2013-12-21
上传用户：sssl
Altera大学计划程序包，基于Nios II的源代码
上传时间： 2014-09-10
上传用户：zwei41
verlog hdl无刷电机控制程序,已在modelsim仿真
上传时间： 2013-12-28
上传用户：zm7516678
altera的15个IP核的源码，可能有用
上传时间： 2016-10-03
上传用户：wys0120
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。
上传时间： 2016-10-04
上传用户：Yukiseop
软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒，秒，分”计时功能的数字跑表； 2. 工程在project文件夹中，双击paobiao.ise文件打开工程； 3. 源文件在rtl文件夹中，paobiao.v为设计文件，paobiao_tb.tbw是仿真测试文件； 4. 打开工程后，在工程浏览器中选择paobiao_tb.tbw，在Process View中双击“Simulation Behavioral Model”选项，若正确安装ModelSim，系统将自动打开ModelSim进行行为仿真，运行仿真即可得到仿真结果。
上传时间： 2016-10-04
上传用户：dbs012280
高级FPGA教学实验指导书－逻辑设计部分.pdf QuatusII5.0 是Altera 公司的最新产品。MaxplusII 是一套非常成功的PLD 开发软件， 虽然QuartusII 已经推出了4 年，并且Altera 宣布不再对MaxplusII 进行升级，但至今仍 有非常多的工程师在使用MaxplusII。 Altera 在QuartusII 中允许将软件界面设置为 MaxplusII 风格，以吸引MaxplusII 的用户转向QuartusII。安装QuartusII 时，软件会自 动询问，你准备使用何种界面：QuartusII 还是Maxplus
标签： MaxplusII QuatusII Altera FPGA
上传时间： 2016-10-06
上传用户：zycidjl
这是一本关于ALTERA的高级教程，对于有需要的朋友可以
上传时间： 2014-01-21
上传用户：woshini123456
Designing Digital Down Conversion Systems with Altera CIC MegaCore and FIR Compensation Filter v6.1
标签： Compensation Conversion Designing MegaCore
上传时间： 2016-10-07
上传用户：wendy15
在altera DE2 的开发板上采集图像，到lcd显示的原程序 。
上传时间： 2014-07-11
上传用户：c12228
